SU1185397A1 - Посто нное запоминающее устройство - Google Patents
Посто нное запоминающее устройство Download PDFInfo
- Publication number
- SU1185397A1 SU1185397A1 SU843720219A SU3720219A SU1185397A1 SU 1185397 A1 SU1185397 A1 SU 1185397A1 SU 843720219 A SU843720219 A SU 843720219A SU 3720219 A SU3720219 A SU 3720219A SU 1185397 A1 SU1185397 A1 SU 1185397A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- inputs
- amplifiers
- input
- elements
- Prior art date
Links
Landscapes
- Read Only Memory (AREA)
Abstract
ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее накопитель, . состо щий из первого и второго трансформаторов , прошитых информационными проводами и выходньми обмотками, первьй и второй усилители, входы которых подключены к одному выводу соответствующих выходных обмоток, и первый , второй и третий элементы Н-НЕ, выходы которых вл ютс выходом устройства, отличающеес тем, что, .с целью уменьшени времени выборки информации, в устройство введены элемент ИЛИ и третий и четвертый усилители, входы которьк подключены к другим выводам соответствующих выходных обмоток, средн точка которьк подключена к шине нулевого потенциала, стробирующие входы усилителей вл ютс стробирующим входом устройства, выходы первого , второго и третьего усилителей подключены к первым входам соответствующих элементов И-НЕ, выход четверS того усилител подключен ко вторым входам первого и второго элементов И-НЕ и к первому входу элемента ИЛИ, второй вход которого подключен к выходу первого усилител , а выход - ко второму входу третьего элемента И-НЕ. 00 ел со sl
Description
Изобретение относится к вычислительной технике и может быть использовано при построении трансформаторных постоянных запоминающих· устройств (ПЗУ). 5
Целью изобретения является уменьшение времени выборки информации из ПЗУ, построенного на основе трансформаторного накопителя с троичной прошивкой информации. 10
На чертеже приведена схема ПЗУ.
Устройство содержит сердечники 1, прошитые информационными проводами 2 и выходными обмотками 3, средняя точка которых подключена к шине 4 15 нулевого потенциала, первый, второй, третий и четвертый усилители 5-8 с инверсными выходами, элемент И.ПИ 9, первый 10, второй 11 и третий 12 элементы И-НЕ, стробирующий вход устройства 13 и выходы устройства 14 - 16.
Каждый трансформатор при прошивке проводов с двух сторон окна сердечника или мимо сердечника позволяет реализовать при использовании двух усилителей три комбинации в двоичной системе счисления: 00 - прошивка мимо сердечника; 01 - прошивка в одну сторону окна; 10 - прошивка в другую сторону окна. 30
Соответственно на двух трансформаможно реализовать девять комбичетырехразрядных чисел: 0000, 0010, 0100, 0101, 0110, 1000, 1010.
торах наций 0001, 1001,
Поэтому с помощью перекодировки на двух трансформаторах могут быть реализованы три двоичных разряда.
В таблице даны соответствия значений кодов прошивки и разрядов двоич- 40 ной информации, где Х1, Х2, Х3, Х4 сигнал на входе усилителей 5-8 соответственно; Y1 , Y2 , Ya - сигнал на выходах устройства 14 -
Claims (1)
- ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее накопитель, . состоящий из первого и второго трансформаторов, прошитых информационными проводами и выходными обмотками, первый и второй усилители, входы которых подключены к одному выводу соответствующих выходных обмоток, и первый, второй и третий элементы И-НЕ, выходы которых являются выходом устройства, отличающееся тем, что, с целью уменьшения времени выборки информации, в устройство введены элемент ИЛИ и третий и четвертый усилители, входы которых подключены к другим выводам соответствующих выходных обмоток, средняя точка которых подключена к шине . нулевого потенциала, стробирующие входы усилителей являются стробирующим входом устройства, выходы первого, второго и третьего усилителей подключены к первым входам соответствующих элементов И-НЕ, выход четвертого усилителя подключен ко вторым входам первого и второго элементов И-НЕ и к первому входу элемента ИЛИ, второй вход которого подключен к выходу первого усилителя, а выход - ко второму входу третьего элемента И-НЕ.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843720219A SU1185397A1 (ru) | 1984-04-03 | 1984-04-03 | Посто нное запоминающее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843720219A SU1185397A1 (ru) | 1984-04-03 | 1984-04-03 | Посто нное запоминающее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1185397A1 true SU1185397A1 (ru) | 1985-10-15 |
Family
ID=21111095
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843720219A SU1185397A1 (ru) | 1984-04-03 | 1984-04-03 | Посто нное запоминающее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1185397A1 (ru) |
-
1984
- 1984-04-03 SU SU843720219A patent/SU1185397A1/ru active
Non-Patent Citations (1)
Title |
---|
Брик Е.А. Техника ПЗУ. М.: Сов.радио, 1973, с. 108-112. Авторское свидетельство СССР № 557418, кл. G 11 С 17/02, 1977. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69520853D1 (de) | Verfahren und Vorrichtung zur Programmierung von Speicheranordnungen | |
US4535320A (en) | Method and apparatus for digital Huffman decoding | |
JPH079976B2 (ja) | 半導体メモリ | |
SU1185397A1 (ru) | Посто нное запоминающее устройство | |
FI861817A0 (fi) | Expanderbar minneskrets. | |
KR850003641A (ko) | 샘플신호의 절사오차의 보상방법 및 장치 | |
ATE67892T1 (de) | Integrierter halbleiterspeicher. | |
SU591962A1 (ru) | Посто нное запоминающее устройство | |
DE3931241A1 (de) | Woerterbuch | |
JPS61199168A (ja) | 論理回路の自動変換装置 | |
JPS57135498A (en) | Semiconductor memory | |
JPS63306590A (ja) | メモリ回路 | |
JPS6048775B2 (ja) | 物理機番の認識方法 | |
JPS5713543A (en) | Data speed transducer | |
SU733027A1 (ru) | Трансформаторное посто нное запоминающее устройство | |
SU743031A1 (ru) | Запоминающее устройство | |
SU999110A1 (ru) | Устройство дл считывани информации из ассоциативной пам ти | |
SU799006A1 (ru) | Посто нное запоминающее устройство | |
SU675613A1 (ru) | Устройство порогового декодировани двоичной информации | |
SU813791A1 (ru) | Магнитна логическа чейка | |
SU1401452A1 (ru) | Сумматор по модулю три | |
JPS60169940U (ja) | Dip型可変デコ−ダ | |
SU739744A1 (ru) | Криотронный логический элемент | |
DE8916023U1 (de) | Wörterbuch | |
JPS61212141A (ja) | 通信制御装置の状態遷移制御回路 |