JPS60169940U - Ｄｉｐ型可変デコ−ダ - Google Patents
Ｄｉｐ型可変デコ−ダInfo
- Publication number
- JPS60169940U JPS60169940U JP5608084U JP5608084U JPS60169940U JP S60169940 U JPS60169940 U JP S60169940U JP 5608084 U JP5608084 U JP 5608084U JP 5608084 U JP5608084 U JP 5608084U JP S60169940 U JPS60169940 U JP S60169940U
- Authority
- JP
- Japan
- Prior art keywords
- type variable
- dip type
- signal input
- switches
- variable decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は本考案の一実施例に係るＤＩＰ型可変デコーダ
の外観図、第２図は第１図のＤＩＰ型可変デコーダの回
路図、第３図は本考案のＤＩＰ型可変デコードを２個接
続し、バイナリカウンタの出力をデコードする例の回路
図、第４図は本考案のＤＩＰ型可変デコーダをマイクロ
プロセッサのアドレス信号をデコードしてチップセレク
ト信号を出カスる回路に使用した例の回路図である。 ＩＮｏ、 ＩＮ、、・・・・・・、ＩＮ７：信号入力端
子、Ｖｃｃ ：電源、”ｏ−Ｒｔｔ・・・・・・Ｒ７：
プルアップ抵抗、ｓｗｏ、 ｓｗｌ、 −−−−−−、
ＳＷ、：スイッチ、Ｇｏ９ Ｇｉｔ ””・・・：Ｇ７
：排他的論理和回路、ＳＴ：デコード禁止信号の入力端
子、ＩＮ：インバータ、ＮＤ：ナンドゲート、ＯＵＴ：
出力端子。
の外観図、第２図は第１図のＤＩＰ型可変デコーダの回
路図、第３図は本考案のＤＩＰ型可変デコードを２個接
続し、バイナリカウンタの出力をデコードする例の回路
図、第４図は本考案のＤＩＰ型可変デコーダをマイクロ
プロセッサのアドレス信号をデコードしてチップセレク
ト信号を出カスる回路に使用した例の回路図である。 ＩＮｏ、 ＩＮ、、・・・・・・、ＩＮ７：信号入力端
子、Ｖｃｃ ：電源、”ｏ−Ｒｔｔ・・・・・・Ｒ７：
プルアップ抵抗、ｓｗｏ、 ｓｗｌ、 −−−−−−、
ＳＷ、：スイッチ、Ｇｏ９ Ｇｉｔ ””・・・：Ｇ７
：排他的論理和回路、ＳＴ：デコード禁止信号の入力端
子、ＩＮ：インバータ、ＮＤ：ナンドゲート、ＯＵＴ：
出力端子。
Claims (1)
- バイナリ−コードの信号が入力する複数の信号入力端子
と、これら各信号入力端子に対応して設けられ、論理値
“０゛°および“°１゛の信号を出力する複数のスイッ
チと、前記各信号入力端子と前記各スイッチの出力に接
続された複数の排他的論理和ゲートと、これら排他的論
理和ゲートの出力を入力とするナントゲートを一部品に
配置したことを特徴とするＤＩＰ型可変デコーダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5608084U JPS60169940U (ja) | 1984-04-17 | 1984-04-17 | Ｄｉｐ型可変デコ−ダ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5608084U JPS60169940U (ja) | 1984-04-17 | 1984-04-17 | Ｄｉｐ型可変デコ−ダ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60169940U true JPS60169940U (ja) | 1985-11-11 |
Family
ID=30579347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5608084U Pending JPS60169940U (ja) | 1984-04-17 | 1984-04-17 | Ｄｉｐ型可変デコ−ダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60169940U (ja) |
-
1984
- 1984-04-17 JP JP5608084U patent/JPS60169940U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850002911A (ko) | 단일칩 마이크로 컴퓨터 | |
| GB1522638A (en) | Mosfet decoding arrangement | |
| JPS5937639U (ja) | 工業用処理装置 | |
| KR840001410A (ko) | 프로그램 가능 논리장치 | |
| JPS60169940U (ja) | Ｄｉｐ型可変デコ−ダ | |
| ES380077A1 (es) | Circuitos de conversion de codigo en senales logicas. | |
| JPS5892054A (ja) | プログラマブル・チツプ・イネ−ブル回路 | |
| JPH064480Y2 (ja) | 半導体記憶装置 | |
| KR900008721Y1 (ko) | 퍼스널 컴퓨터용 데이타 버스 제어회로 | |
| KR940012390A (ko) | 어드레스 디코딩회로 | |
| KR910012884A (ko) | 키패드 스위치 입력 시스템 | |
| KR920001358Y1 (ko) | 마이크로 프로세서 시스템의 리세트용 롬 전환 장치 | |
| JPH0564361B2 (ja) | ||
| JPS6013591U (ja) | 表示制御回路 | |
| KR890004855Y1 (ko) | 직접 메모리 억세스 장치의 어드레스 확장회로 | |
| SU949718A1 (ru) | Запоминающее устройство | |
| JPS60192199U (ja) | プログラマブル選択回路 | |
| JPH01190129A (ja) | デコーダのチップセレクト回路 | |
| JPH06251168A (ja) | Ｅｐｒｏｍ内蔵マイコンのアドレス生成回路 | |
| JPH0456492B2 (ja) | ||
| KR960025751A (ko) | 플래쉬 메모리 장치 | |
| JPS59149195U (ja) | 表示駆動回路 | |
| JPS5815238U (ja) | 情報入力装置 | |
| KR870010698A (ko) | 아날로그-디지탈 변환회로 | |
| KR890006041A (ko) | 톤 디코더 |