SU1179545A1 - Frequency-to-number converter - Google Patents
Frequency-to-number converter Download PDFInfo
- Publication number
- SU1179545A1 SU1179545A1 SU843719966A SU3719966A SU1179545A1 SU 1179545 A1 SU1179545 A1 SU 1179545A1 SU 843719966 A SU843719966 A SU 843719966A SU 3719966 A SU3719966 A SU 3719966A SU 1179545 A1 SU1179545 A1 SU 1179545A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- elements
- bus
- inputs
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
ПРЕОБРАЗОВАТЕЛЬ ЧАСТОТЫ В КОД, содержащий генератор тактовых импульсов, распределитель импульсов, четыре cинxpo изатора, два элемента ИЛИ, реверсивный счетчик , коммутатор, два элемента задержки и два элемента И, выход генератора тактовых импульсов соединен с входом распределител импульсов , первый, второй, третий и четвертый выходы которого подключены к первьм входам первого, второго , третьего и четвертого синхронизаторов соответственно, выходы первого и второго синхронизаторов через первый элемент ИЛИ соединены с суммирующим входом реверсивного счетчика, выходы третьего и четвертого синхронизаторов через второй элемент ИЛИ соединены с вычитающим входом реверсивного счетчика , выходы которого через коммутатор подключены к выходной шине , п тый выход распределител импульсов соединен с управл ющим входом коммутатора, установочный вход реверсивного счетчика подключен к шине начальной установки, перва входна шина подключена к первому входу первого элемента И выход которого соединен с вторым ; входом первого синхронизатора и чег рез первый элемент задержки - с вторым входом третьего синхронизатора , втора входна шина подключена к первому входу второго элемента И, выход которого соединен с- вторым входом второго элемента задержки , отличающийс тем, что, с целью расширени функциональных возможностей, в неi го введены регистр, триггер, третий , четвертый, п тый и шестой эле (Л менты И и третий и четвертый элементы ИЛИ, перва управл юща шина соединена с первым входом регистра , первый выход которого подключен к второму входу первого элемента И, втора управл юща шина соединена с вторым входом регистра второй выход которого подключен к со втopo ry входу второго элемента И, S выход которого соединен с первыми входами третьего и шестого элеменСП тов И, выход второго элемента задержки подключен к первым входам четвертого и п того элементов И, треть управл юща шина соединена с установочным входом триггера, пр мой выход которого подключен к вторым входам третьего и п того элементов И, четверта управл юща шина соединена с входом сброса триггера, инвертирующий выход которого подключен к вторым входам четвертого и шестого элементов И, выFREQUENCY CONVERTER TO CODE, containing a clock pulse generator, pulse distributor, four cInxpo isolators, two OR elements, reversible counter, switch, two delay elements and two And elements, the output of the clock generator is connected to the pulse distributor, first, second, third and the fourth outputs of which are connected to the first inputs of the first, second, third and fourth synchronizers, respectively, the outputs of the first and second synchronizers through the first OR element are connected to the summing in the reversible counter, the outputs of the third and fourth synchronizers through the second element OR are connected to the subtracting input of the reversible counter, the outputs of which are connected to the output bus through the switch, the fifth output of the pulse distributor is connected to the control input of the switch, the installation input of the reverse counter is connected to the initial installation bus , the first input bus is connected to the first input of the first element And the output of which is connected to the second; the input of the first synchronizer and the first delay element — with the second input of the third synchronizer; the second input bus connected to the first input of the second AND element, the output of which is connected to the second input of the second delay element, characterized in that, in order to expand its functionality, He entered the register, trigger, third, fourth, fifth, and sixth ele ments (LIs and the third and fourth elements OR, the first control bus is connected to the first input of the register, the first output of which is connected to the second input The first element And, the second control bus is connected to the second input of the register, the second output of which is connected to the second input of the second element AND, the output of which is connected to the first inputs of the third and sixth elements and the second delay element is connected to the first inputs of the fourth and the fifth elements And, a third control bus connected to the installation input of the trigger, the direct output of which is connected to the second inputs of the third and fifth elements And, the fourth control bus connected to the reset input of the trigger, inverti the rutting output of which is connected to the second inputs of the fourth and sixth elements AND, you
Description
ходы третьего .и четвертого элементов И.через третий элемент ИЛИ соединены с вторым входом второго синхронизатора, выходы п того иthe moves of the third and fourth elements I. And the third element OR is connected to the second input of the second synchronizer, the outputs of the fifth and
шестого элементов И через четвертый элемент ИЛИ подключены к второму входу четвертого синхронизатора .of the sixth elements AND through the fourth element OR are connected to the second input of the fourth synchronizer.
Изобретение относитс к измерительной технике и может быть использовано дл св зи вычислительных машин с объектами управлени , дл обработки сигналов от частотных датчиков (в том числе от струнных акселерометров) в системах стабилизации частоты.The invention relates to a measurement technique and can be used to connect computers with control objects, to process signals from frequency sensors (including string accelerometers) in frequency stabilization systems.
Целью изобретени вл етс расширение функциональных возможностей преобразовател путем обеспечени дополнительного режима преобразовани суммы частот.The aim of the invention is to enhance the functionality of the converter by providing an additional mode for converting the sum of frequencies.
На чертеже изображенаструктурна схема преобразовател ;The drawing shows an inverter circuit diagram;
Преобразователь содержит генератор 1 тактовых импульсов, распределитель 2 импульсов, синхронизаторы 3-6, элемент ИЛИ 7, реверсивный счетчик 8, элемент ИЛИ 9, коммутатор 10, выходную шину 11, шину 12 начальной установки, первую входную шину 13, элемент И 14, элемент 15 задержки, вторую входную шину 16, элементы И 17-19, элемент 20 задержки, элементы И 21The converter contains 1 clock pulse generator, 2 pulse distributor, synchronizers 3-6, element OR 7, reversible counter 8, element OR 9, switch 10, output bus 11, initial setup bus 12, first input bus 13, element 14, element 15 delay, the second input bus 16, elements And 17-19, the element 20 delay, elements And 21
22,первую управл ющую шину 23, регистр 24, вторую и третью управл ющие шины 25 и 26, триггер 27, четвертую управл ющую шину 28, элементы ИЛИ 29 и 30.22, the first control bus 23, the register 24, the second and third control buses 25 and 26, the trigger 27, the fourth control bus 28, the elements OR 29 and 30.
Устройство работает следующим образом.The device works as follows.
При отсутствии сигналов на управл юпу гх шинах 23, 25, 26 и 28 производитс начальна установка реверсивного счетчика 8 по шине 12 причем длительность сигнала установки должна быть не меньше времени задержки в элементах 15 и 20 задержки дл их полной очистки.. Затем комбинацией сигналов на шинах If there are no signals on the control bus tires 23, 25, 26 and 28, the initial installation of the reversing counter 8 is made on the bus 12 and the duration of the installation signal must be not less than the delay time in the delay elements 15 and 20 for their complete cleaning. Then a combination of signals on tires
23,25, 26 и 28 устанавливаетс соответствующий режим работы преобразовател (см. таблицу).23.25, 26, and 28, the corresponding operating mode of the converter is set (see table).
При преобразовании частоты в код по первому входу входна частота подаетс на шину 13, сигнал с первой управл ющей шины 23 подаетс на первый вход регистра 24, сигнал на второй управл ющей шине 25 соответствует логическому О и, следовательно, логический О будет на втором выходе регистра 24.When converting a frequency to a code on the first input, the input frequency is fed to bus 13, the signal from the first control bus 23 is fed to the first input of the register 24, the signal on the second control bus 25 corresponds to a logical O, and therefore the logical O will be on the second output of the register 24
Поэтому открыт элемент И 14, закрыт элемент И 17 и независимо от состо ни триггера 27 импульсы входной частоты через синхронизатор 3 и элемент ИЛИ 7 поступают наTherefore, the element 14 is open, the element 17 is closed, and regardless of the state of the trigger 27, the input frequency pulses through the synchronizer 3 and the element OR 7 arrive at
j суммирующий вход реверсивногоj summing reverse input
счетчика 8 и они же через элемент 15 задержки, синхронизатор 5 и элемент ИЛИ 9 - на вычитающий вход реверсивного счетчика 8, на выходе ко- торого через врем , равное времени распространени сигнала в элементе 15 задержки, установитс код числа, равного целой части произведени входной частоты на врем the counter 8 and they are also through the delay element 15, the synchronizer 5 and the OR element 9, the code of the number equal to the integer part of the product will be set to the subtractive input of the reversing counter 8, the output of which is equal to the time of signal propagation in the delay element 15 time frequencies
J распространени сигнала в элементе задержки. Знак кода определ етс состо нием двух знаковых разр дов , выделенных дл этой цели, т.е. выходной код вл етс модифицированным дополнительным кодом.J signal propagation in the delay element. The sign of the code is determined by the state of the two sign bits allocated for this purpose, i.e. the output code is a modified additional code.
Преобразование частоты в код по второму входу отличаетс от преобразовани по первому входу тем, что в этом случае входна частота подаетс на шину 16, сигнал, соответствующий логической 1, подаетс на шину 25 и на шину 26. При этом закрыт элемент И 14 и открыт элемент И 17 и, так как на пр Q MOM выходе триггера 27 состо ние логической 1, открыты элементы И 18, 22. Импульсы входной частоты с элемента И 17 поступают через элемент И 18, элемент ИЛИ 29,The frequency conversion to the code on the second input differs from the conversion on the first input in that in this case the input frequency is fed to bus 16, the signal corresponding to logical 1 is fed to bus 25 and bus 26. In this case, the element 14 is closed and the element And 17 and, since the Q QOM output of the trigger 27 is a logical 1 state, elements 18 and 22 are open. The input frequency pulses from element 17 are transmitted through element 18 and element OR 29,
д синхронизатор 4 и элемент ИЛИ 7d synchronizer 4 and element OR 7
на суммирующий вход реверсивного счетчика 8, и они же через элемент 20 задержки, элемент И 22, элемент ИЛИ 30, синхронизатор 6, элемент ИЛИ 9 - на вычитающий вход реверсивного счетчика 8, который непрерывно отслеживает значение частоты по второму входу.to the summing input of the reversible counter 8, and they are also through the delay element 20, the element AND 22, the element OR 30, the synchronizer 6, the element OR 9 - to the subtracting input of the reversible counter 8, which continuously tracks the frequency value on the second input.
Преобразование суммы частот в код осуществл етс при подаче преобразуемых частот одновременно на обе входные шины 13 и 16. При этом подаетс сигнал, соответствующий логической 1 на шину 26 и на шины 23 и 25. Так как в этом случае открыты оба элемента И 14 и 17, то импульсы входной частоты от шины 1 проход т через элемент И 14, синхронизатор 3 и элемент ИЛИ 7 на суммирующий вход реверсивного счетчика 8 и через элемент 15 задержки, синхронизатор 5 и элемент РШИ 9 - на вычитающий вход реверсивного счетчика В, импульсы входной частоты от щины 16 проход через элементы И 17 и 18, элементы ИЛИ 29 и 7 и синхронизатор 4 на суммирующий вход реверсивного счетчика 8 и через элемент 20 задержки , элемент И 22, элементы ИЛИ 30 и 9 и синхронизатор 6 - на вычитающий вход реверсивного счетчика- 8. Таким образом, на суммирующий вход реверсивного счетчика 8 поступают импульсы двух {входных частот и через элементы 15 и 20 задержки эти частоты поступают на вычитающий вход реверсивного счетчика 8, причем с помощью синхронизаторов 3-6 и распределител 2 осуществл етс разнесение во времени всех входных импульсов реверсивного счетчика 8. Следовательно на реверсивном счетчике 8 осуществл етс сложение двух частот, т.е. осуществл етс непрерывное слежение за суммой двух частот, причем знак суммы всегда положительный .The sum of the frequencies is converted into a code when the converted frequencies are simultaneously applied to both input buses 13 and 16. At the same time, a signal corresponding to logical 1 to bus 26 and buses 23 and 25 is supplied. Since in this case both elements AND 14 and 17 are open then the input frequency pulses from bus 1 pass through the AND 14 element, the synchronizer 3 and the OR 7 element to the summing input of the reversible counter 8 and through the delay element 15, the synchronizer 5 and the RSHI element 9 to the subtracting input of the reversing counter B, the input frequency pulses from ww 16 pass through u The elements AND 17 and 18, the elements OR 29 and 7 and the synchronizer 4 on the summing input of the reversible counter 8 and through the delay element 20, the element AND 22, the elements OR 30 and 9 and the synchronizer 6 - on the subtracting input of the reversible counter - 8. Thus, the summing input of the reversible counter 8 receives pulses of two input frequencies and through the delay elements 15 and 20 these frequencies arrive at the subtractive input of the reversible counter 8, and with the help of synchronizers 3-6 and distributor 2 the time separation of all the input pulses of reversing is carried out Meters withstand at 8. Therefore down counter 8 is carried out the addition of two frequencies, i.e., continuous monitoring of the sum of the two frequencies is carried out, with the sum sign always positive.
17954541795454
В режиме преобразовани разности частот в код логическа 1 одновременно подаетс на управл ющие шины 23 и 25 и 28. Входные частоты 5 подаютс на шины 13 и 16. В этом случае открыты элементы И 14, 17, 19 и 21. В отличие от преобразовани суммы частот в код перва входна частота от шины 13 поступает на суммирующий вход реверсивного счетчика 8 и через элемент 15 задержки - на вычитающий вход реверсивного счетчика 8, а втора входна частота от шины 16 постуt5 пает на вычитающий вход реверсивного счетчика 8 и через элемент ;20 задержки - на суммирующий вход реверсивного счетчика 8. Таким образом , осуществл етс непрерывное слежение за разностью частот, причем знак разности положительный , если перва частота больше второй, и отрицательный, если перва частота меньше второй.In the mode of frequency difference conversion, the logical 1 code is simultaneously applied to the control buses 23 and 25 and 28. The input frequencies 5 are fed to the buses 13 and 16. In this case, the elements AND 14, 17, 19 and 21 are open. In contrast to the sum conversion frequency in the code of the first input frequency from the bus 13 is fed to the summing input of the reversible counter 8 and through the delay element 15 to the subtracting input of the reversible counter 8, and the second input frequency from the bus 16 postt5 goes to the subtracting input of the reversible counter 8 and through the element; 20 delay - to the summing input rever 8. Thus, continuous monitoring of the frequency difference is carried out, the sign of the difference being positive if the first frequency is greater than the second, and negative if the first frequency is less than the second.
Выходной код реверсивного счетчика 8 - модифицированный дополнительный , поэтому, кроме знака кода , возможно по состо нию знаковых разр дов обнаружить переполнени счетчика 8.The output code of the reversible counter 8 is a modified additional one; therefore, in addition to the sign of the code, it is possible to detect overflow of the counter 8 by the state of the sign bits.
Сигнал с п того выхода распределител 2 поступает на управл ющий вход коммутатора 10 и осуществл ет считывание кода с реверсивного счетчика 8 на выходную шину 11 в моменты времени, когда на входе счетчика 8 нет входных импульсов .The signal from the fifth output of the distributor 2 is fed to the control input of the switch 10 and reads the code from the reversible counter 8 to the output bus 11 at times when there are no input pulses at the input of the counter 8.
0 0
того, чтобы синхронизаторы order to synchronizers
3-6 не вносили существенных временных сдвигов и не вли ли на точность преобразовани , частота генератора 1 должна выбиратьс не; менее чем в 5 раз большей (по числу выходов распределител 2) максимального значени прео&разуемых частот.3-6 did not introduce significant time shifts and did not affect the accuracy of the conversion; the frequency of generator 1 should not be chosen; less than 5 times the maximum (according to the number of outputs of the distributor 2) the maximum value of the transamp frequencies.
Примечание.Х- произвольное состо ние.Note.X is an arbitrary state.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843719966A SU1179545A1 (en) | 1984-04-04 | 1984-04-04 | Frequency-to-number converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843719966A SU1179545A1 (en) | 1984-04-04 | 1984-04-04 | Frequency-to-number converter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1179545A1 true SU1179545A1 (en) | 1985-09-15 |
Family
ID=21111004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843719966A SU1179545A1 (en) | 1984-04-04 | 1984-04-04 | Frequency-to-number converter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1179545A1 (en) |
-
1984
- 1984-04-04 SU SU843719966A patent/SU1179545A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 364095, кл. Н 03 К 13/20, 26.04.71. Авторское свидетельство СССР № 1112551, кл. Н 03 К 13/20, 17.06.83. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970701950A (en) | A PHASE ERROR PROCESSOR CIRCUIT WITH A COMPARATOR INPUT SWAPPING TECHNIQUE | |
SU1179545A1 (en) | Frequency-to-number converter | |
GB1462408A (en) | Circuit for comparing two electrical waveforms | |
SU1411975A1 (en) | Frequency to number converter | |
SU1251329A1 (en) | Pulse frequency-to-digital converter | |
SU622143A1 (en) | Arrangement for determining the direction of object movement | |
SU902249A1 (en) | Time interval-to-digital code converter | |
SU391490A1 (en) | YOU-UNION | |
SU1112551A1 (en) | Frequency encoder | |
SU1653154A1 (en) | Frequency divider | |
SU1325460A1 (en) | Device for comparing numbers in residue system | |
SU1622917A1 (en) | Digital multiplier of recurrence rate of intermittent pulses | |
SU731592A1 (en) | Pulse distributor | |
SU1150731A1 (en) | Pulse generator | |
SU1487020A1 (en) | Unit for synchronization of computer system | |
SU892411A1 (en) | Meter of time intervals between centers of pulses | |
SU622070A1 (en) | Digital function generator | |
SU1647903A2 (en) | Code-to-pulse repetition period converter | |
SU938395A1 (en) | Voltage converter | |
SU997250A1 (en) | Sensory keyboard | |
SU1229959A1 (en) | Frequency-to-digital converter | |
SU834529A1 (en) | Stroboscopic converter of electric signals | |
SU839061A1 (en) | Device for testing n-digit counter | |
SU951280A1 (en) | Digital generator | |
SU741450A1 (en) | Pulse-width function generator |