SU1179413A1 - Устройство дл адаптивного сжати информации - Google Patents

Abstract

1.УСТРОЙСТВО ДЛЯ АДАПТИВНОГО СЖАТИЯ ИНФОРМАЦИИ, содержащее хронизатор, выход которого соединен с управл ющим входом аналого-цифрового преобразовател , блок сравнени , выход которого соединен с первым управл ющим входом блока пам ти, выход блока пам ти  вл етс  первым выходом устройства, отличающеес  тем, что, с целью повышени  информативности устройства, в него введены арифметический блок и счетчик, выход аналого-цифрового преобразовател  соединен с информационным входом арифметического блока , первый и второй выходы которого соединены с информационными входами соответственно блока пам ти и блока сравнени , управл ющие входы арифметического блока, блока сравнени , второй управл ющий вход блока пам ти и счетный вход счетчика объединены и подключены к выходу хронизаS тора, управл ющий вход счетчика подключен к выходу блока сравнени , информационный вход аналого-цифрового преобразовател , выходы блока сравнени  и счетчика  вл ютс  соответственно входом, вторым и третьим выходами устройства.

Description

/

gjuf.j

2. Устройство по п.1, отличающеес  тем, что арифметический блок содержит регистры, умножитель и сумматоры, выход первого регистра соединен с.информационными входами второго регистра и умножител , выход умножител  соединен с первыми информационными входами первого и второго сумматоров, выходы первого и второго сумматоров соединены с соответствующими первьм и вторым информационными входами треть его сумматора, выход второго регистра соединен с вторым информационным Изобретение относитс  к обработке и передаче информации и может быть использовано в телеметрических системах , где требуетс  сжатие передаваемой информации. Целью изобретени   вл етс  повышение информативности устройства путем реализации алгоритма адаптивно выборки по методу экстрапол ции первого пор дка, На фиг, 1 представлена структурна схема.предлагаемого устройства; на фиг. 2 - функциональна  схема арифметического блока. Устройство дл  адаптивного ежатин информации (фиг. 1) содержит ана лого-цифровой преобразователь 1, хро низатор 2, счетчик 3, блок 4 сравнени , арифметический блок 5 и блок 6 пам ти (регистр сдвига). Арифметический блок 5 (фиг. 2) содержит регистры 7 и 8 сдвига, умно житель 9 на (-1) и сумматоры 10 - 12 Блок 4 сравнени  может быть выпол нен на элементе ИЛИ, число входов которого равно числу разр дов сумматора 12, на выходе которого по вл етс  сигнал О только в том случае, когда текущий отсчет будет избыточным . Устройство работает следующим образом . Входной аналоговый сигнал посту ,пает на информационный вход аналогоцифрового преобразовател  1. Б соответствии с частотой дискретизации от

9413

входом второго сумматора, объединенные информационный вход первого регистра и второй информационный вход первого сумматора, объединенные управл ющие входы первого и второго регистров, умножител , первого сумматора , второго и третьего сумматоров  вл ютс  соответственно информационным и управл ющим входами арифмети- -п

ческого блока, выходы второго регистра и третьего сумматора  вл ютс  соответственно первым и вторым выходами арифметического блока . . счеты сигнала с выхода преобразовател  1 поступают на информационный вход арифметического блока 5. Одновременно тактовые импульсы от хронизатора 2 поступают на счетный вход счетчика 3 и на входы управлени  блока 4 сравнени ,арифметического блока 5 и блока 6 пам ти. В арифметическом блоке 5 отсчеты последовательно записываютс  в первый 7 и второй 8 регистры и с выхода блока 5 поступают в блок 6 пам ти. Умножитель 9 выполн ет умножение на (-1) отсчета сигнала, записанного в регистре 7. Сумматор 10 выполн ет сумми-, рование отсчетов с входа блока 5 и с выхода умножител  9. Одновременно сумматор 11 выполн ет суммирование отсчетов на выходах умножител  9 и регистра 8. С выходов сумматоров 10 и 11 результаты суммировани  поступают на третий сумматор 12, на выходе которого получаетс  конечна  разность второго пор дка в точке искретизации t . (t,) -f(tL-i ) -2f(t- )+fCtL.i), где f(ti,,) - отсчет сигнала на выходе регистра 8; f(tc) - отсчет сигнала на выходе регистра 7; f(ti) - отсчет сигнала на входе преобразовател  1. Такую операцию арифметический лок 5 выполн ет дл  каждого отсчета вхо; ого сигнала в конвейерном режиме , т.е. одновременно выполн ютс  запись отсчетов в регистры 7 и 8 и суммирование предыдущих отсчетов, за писанных в этих регистрах, сумматорами 10 - 12. С выхода сумматора 12 код конечной разности сигнала второг пор дка поступает на блок 4 сравнени . Блок 4 сравнени  анализирует код на втором выходе блока 5: если Af(ti, ) О, то отсчет в точке tj.  вл етс  избыточным и он не передает :СЯ, в противном случае отсчет  вл ет с  существенным и он считываетс  с выхода устройства. Сигнал с выхода блока 4 сравнени  поступает на управ л ющие входы считывани  счетчика 3 и блока 6 пам ти. Если отсчет в точке ti, не  вл етс  избыточным, то выполн етс  считывание кода этого отсч та из блока 6 пам ти и считывание кода рассто ни  между двум  последовательными неизбыточными отсчетами, ко торый записан в счетчике 3, так как

Физ.г 134 счетчик 3 подсчитывает число тактовых импульсов между двум  неизбыточными отсчетами сигнала. Сигнал с выхода блока 4 сравнени  с некоторой задерж кой также поступает на управл ющий вход сброса счетчика 3 в нулевое состо ние. В устройстве существует задержка информации на врем  формировани  первой конечной разности в- 5. Поэтому в блок 4 сравнени  также входит элемент задержки, который может быть реализован в виде регистра сдвига, в первый разр д которого перед началом работы устройства записываетс  1, а остальные О. Это выполн етс  дл  того, чтобы первьй отсчет сигнала был определен .как неизбыточный и считан. Выход блока 4. сравнени  также используетс  как выход устройства с целью его сопр жени  с другими устройствами цифровой обработки сигналов, например с микропроцессорами дл  ввдачи сигнала прерывани .

Claims (2)

1.УСТРОЙСТВО ДЛЯ АДАПТИВНОГО СЖАТИЯ ИНФОРМАЦИИ, содержащее хронизатор, выход которого соединен с управляющим входом аналого-цифрового преобразователя, блок сравнения, выход которого соединен с первым управляющим входом блока памяти, выход блока памяти является первым выходом устройства, отличающееся тем, что, с целью повышения информативности устройства, в него введены арифметический блок и счетчик, выход аналого-цифрового преобразователя соединен с информационным входом арифметического блока, первый и второй выходы которого соединены с информационными входами соответственно блока памяти и блока сравнения, управляющие входы арифметического блока, блока сравнения, второй управляющий вход блока памяти и счетный вход счетчика объединены и подключены к выходу хронизатора, управляющий вход счетчика подключен к выходу блока сравнения, информационный вход аналого-цифрового преобразователя, выходы блока сравнения и счетчика являются соответственно входом, вторым и третьим выходами устройства.

2. Устройство по π.1, отличающееся тем, что арифметический блок содержит регистры, умножитель и сумматоры, выход первого регистра соединен с.информационными входами второго регистра и умножителя, выход умножителя соединен с первыми информационными входами первого и второго сумматоров, выходы первого и второго сумматоров соединены с соответствующими первым и вторым информационными входами третьего сумматора, выход второго регистра соединен с вторым информационным входом второго сумматора, объединенные информационный вход первого регистра и второй информационный вход первого сумматора, объединенные управляющие входы первого и второго регистров, умножителя, первого сумма тора, второго и третьего сумматоров являются соответственно информационным и управляющим входами арифмети-♦—т ческого блока, выходы второго регист ра и третьего сумматора являются соответственно первым и вторым выходами арифметического блока..