SU1176451A1

SU1176451A1 - Цифровой накопитель

Info

Publication number: SU1176451A1
Application number: SU843711741A
Authority: SU
Inventors: Сергей Владимирович Большаков
Original assignee: Ленинградский Электротехнический Институт Связи Им.Проф.М.А.Бонч-Бруевича
Priority date: 1984-03-19
Filing date: 1984-03-19
Publication date: 1985-08-30

Abstract

ЦИФРОВОЙ НАКОПИТЕЛЬ, содержащий соединенные в кольцо первый регистр, первый сумматор и мультиплексор , вторые входы которого подключены к выходам второго сумматора, а вход управлени - к выходу переноса первого сумматора, вход синхронизации первого регистра соединен с тактовым входом устройства, а выходы первого регистра и выход переноса первого сумматора вл ютс выходами устройства, отличающийс тем, что, с целью повышени быстродействи , в него введены второй и третий регистры и третий сумматор, первые входы которого объединены со входами второго регистра и подключены ко входам суммируемого числа устройства, вторые входы третьего сумматора соединены со входами дополнени устройства, а выходы третьего сумматора через третий регистр подключены к первым входам второго сумматора, вторые входы которого, (Л соединены с выходами первого регистс ра, вторые входы первого сумматора соединены с выходами второго регистра , вход синхронизации которого объединен со входом синхронизации третьего регистра и подключен к тактовому входу устройства. Од 4ib СЛ

Description

Изобретение относится к вычислительной технике и может быть использовано в устройствах обработки цифровой информации и синтеза, сигналов.

Цель изобретения - повышение 5 быстродействия.

На чертеже представлена структурная схема цифрового накопителя.

Цифровой накопитель состоит из первого регистра 1, первого суммато- 10 ра 2, мультиплексора 3, второго и третьего регистров 4 и 5, второго и третьего сумматоров 6 и 7, тактового входа 8, входов 9 суммируемого числа А и входов 10 дополнения, по 15 которым поступает код числа В.

Устройство работает следующим образом.

Код числа А хранится во втором регистре 4, а код суммы А+В, полу- 20 ченный в третьем сумматоре 7, в третьем регистре 5. В первом и втором сумматорах 2 и 6 одновременно идет процесс суммирования содержимого первого регистра -1 с числом А 25 и числом А+В соответственно, и с помощью мультиплексора 3 выбирается нужный на данном такте результат'.

На вход 9 суммируемого числа поступает код числа А, подлежащего на- 30 копительному суммированию, а на вход 10 дополнения - код числа В, определяющего емкость накопителя: К=Р-В. Для правильной работы устройства должны быть выполнены соотношения: BZP, А<Р-В. Каждым тактовым импульсом числа А и А+В записываются во второй 4 и третий 5 регистры и поступают на вторые входы первого 2 и второго 6 сумматоров соответственно. В них эти числа складываются с числом С_п, записанным в первом регистре 1 на η-ном такте работы устройства.

Если С_п+А>/Р, то произойдет пе- 45 реполнение первого сумматора 2 и iсигнал переноса с его выхода переключит мультиплексор 3 так, что на выходе последнего будет код числа, полученного во втором сумматоре 6 (также переполнившемся): C_nf1=C_n+A+ +В-Р.

Это число по приходе следующего тактового импульса будет записано в первый регистр 1 й вместе с импуль- ₅₅сом переноса поступит на выходы уст ройства. Если С_П+А<Р, то переполнения первого сумматора 2 не произойдет и в первый регистр 1 по приходе n+1-го тактового импульса будет записано число С_П+1=С_П+А, прошедшее на выход мультиплексора 3 с выхода первого сумматора 2. Таким образом, после каждого переполнения первого сумматора 2 в первый регистр записывается число С^₁₊₁ =С_П+А+В-Р, а не число Ц^С^+А-Р, что эквивалентно уменьшению емкости цифрового накопителя до значения К=Р-В.

При изменении А или В (или обоих сразу) числа А и А+В (последнее получается в третьем сумматоре 7) на первом такте записываются во второй 4 и в третий 5 регистры соответственно, а на втором такте суммируются с содержимым первого регистра 1 и нужный результат записывается в него, т.е. результат на выходе устройства появляется с задержкой на два периода тактовой частоты по отношению к входу. Так как первый и второй сумматоры и 6 в .течение периода тактовой частоты работают параллельно, то время прохождения сигнала сокращается, и максимальная тактовая частота определяется из условия £_{0 м}дкс ⁼ Ч/(^тр⁺Тс ⁺+Т_М) «1/Т_с, т.е. может быть выбрана в два раза выше, , чем в прототипе.

Таким образом, по времени, необходимому для получения результата суммирования содержимого накопителя с,, данным числом Ап, данное устройство эквивалентно прототипу. Однако при накопительном суммировании больших массивов чисел устройство обладает существенно более высоким быстродействием, чем прототип (выигрыш до двух раз), т.е. числа, подлежащие накопительному суммированию, можно подавать на его вход через каждый период тактовой частоты, а она в два раза выше, чем у прототипа. Еще больший выигрыш дает устройство в том случае, когда не существенна задержка результата относительно смены кодов чисел на входах устройства, например, при использовании цифрового накопителя в качестве синтезатора частот, сигнал на выходе которого должен изменяться по заданному закону.

Claims

ЦИФРОВОЙ НАКОПИТЕЛЬ, содержащий соединенные в кольцо первый регистр, первый сумматор и мультиплексор, вторые входы которого подключены к выходам второго сумматора, а вход управления - к выходу переноса первого сумматора, вход синхронизации первого регистра соединен с так- товым входом устройства, а выходы первого регистра и выход переноса первого сумматора являются выходами устройства, отличающийся тем, что, с целью повышения быстродействия, в него введены второй и третий регистры и третий сумматор, первые входы которого объединены со входами второго регистра и подключены ко входам суммируемого числа устройства, вторые входы третьего сумматора соединены со входами дополнения устройства, а выходы третьei'o сумматора через третий регистр подключены к первым входам второго сумматора, вторые входы которого, соединены с выходами первого регистра, вторые входы первого сумматора соединены с выходами второго регистра, вход синхронизации которого объединен со входом синхронизации третьего регистра и подключен к тактовому входу устройства.

SU ,,.1176451 >