SU1176383A1

SU1176383A1 - Storage

Info

Publication number: SU1176383A1
Application number: SU843711965A
Authority: SU
Inventors: Владимир Сергеевич Жижин
Original assignee: Предприятие П/Я В-8025
Priority date: 1984-03-15
Filing date: 1984-03-15
Publication date: 1985-08-30

Abstract

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее: накопитель, первый дешифратор, регистр адреса, счетчик, элемент задержки, группы входных элементов И, элемент ИЛИ, группу элементов ИЛИ и группы выходных элементов И, выходы которых вл ютс выходами устройства, первые входы - входом разрешени считывани утсройствА , вторые входы соединены с выходами на копител , адресные входы которого соединены с выходами первого дешифратора , а информационные входы с выходами элементов ИЛИ группы, входы которых соединены с выходами входных элементов И групп, первые входы которых вл ютс входом разрешени записи устройства, а вторые - информационными входами устройства, адрес ,ным входом которого вл ютс установочный вход счетчик и вход регистра адреса, отличающеес тем, что, с целью повышени информационной емкости устройства, в него введены сумматор, второй депгифратор, элемент НЕ и элемент И, причем одни из входов сумматора соединены с выходами регистра адреса, выходы - с информационными входами первого дешифратора , другие входы сумматора соединены с выходами счетчика и входами второго дешифратора, выходы которого соединены с третьими входами входных и выходных элементов И (Л соответствующих групп, вход элемента НЕ подключен в одному из выходов дешифратора, выход соединен с первым входом элемента И, второй вход которого соединен с вьссодом элемента задержки, вход которого соединен Со стробирующим входом первого дешифч ратора, выходом элемента ИЛИ, перОд вый вход которого вллетс входом СО 00, опроса устройства, а второй вход соединен с выходом элемента И и счетным О9 входом счетчика.A STORAGE DEVICE containing: a drive, a first decoder, an address register, a counter, a delay element, AND input element groups, an OR element, an OR group of elements, and an output element group whose outputs are device outputs, the first inputs are a device enable input input, the second inputs are connected to the outputs of the drive, the address inputs of which are connected to the outputs of the first decoder, and information inputs to the outputs of the elements OR groups, the inputs of which are connected to the outputs of the input elements AND groups, the first inputs of which are the entry resolution of the device, and the second inputs of the information inputs of the device, the address whose input is the installation input of the counter and the input of the address register, characterized in that, in order to increase the information capacity of the device, an adder is entered into it, the second a depigraphor, a NOT element, and an And element, with one of the adder inputs connected to the outputs of the address register, outputs to the information inputs of the first decoder, the other inputs of the adder connected to the outputs of the counter and inputs to of the decoder, the outputs of which are connected to the third inputs of the input and output elements AND (L of the respective groups, the input element is NOT connected to one of the outputs of the decoder, the output is connected to the first input of the element AND, the second input is connected to the output of the delay element the strobe input of the first decryptor, the output of the OR element, the first input of which is input of the CO 00, the device polling, and the second input is connected to the output of the AND element and the counting O9 input of the counter.

Description

Изобретение относитс к вычислит ной технике, а именно к запоминающ устройствам. Цель .- изобретени - повьшение ин формационной емкости ycтpoйCJ;;вa. На чертеже изображена функционал на схема запоминаю1дего устройства при дJJИнe входного слова, превышающей разр дность накопител в четыре раза. Устройство содержит накопитель 1, первый дешифратор 2, регистр 3 адреса, счетчик 4, сумматор 5, второй дешифратор 6, элемент ИЛИ 7, элемент 8 задержки, элемент И 9, элемент НЕ 10, группы входных, эле ментов И 11-14, группу элементов ИЛИ .15, группы выходных элементов И 16-19,Устройство имеет вход 20 опроса, вход 21 адреса, а также вх ды 22 и 23 разрешени записи и считывани соответственно. Устройство работает в режимах Запись и Считывание.. В режиме Запись устройство работает следующим образом. Предварительно в регистр 3 кода адреса заноситс код адреса, а в счетчик 4 - код длины входного информационного слова. Код длины вход ного информационного слова указывает коддичество слов накопител ,, необ ходимьтх дл записи входного информационного слова, В данном случае максимальна длина входного информа ционного слова составл ет четыре слова накопител 1. Пусть длина входного информацион ного слова составл ет четьфе слова накопител . Тогда в счетчик 4 предварительно заноситс код 11, На выходе дешифратора 6 по вл етс „сигнал 1, стробирующий элементы И 14 С приходом сигнала разрешени записи на вход 22 устройства часть вход ного информационного слова через эл менты И 14 и элементы ИЛИ 15 поступ ет на информационные входы накопите 1. Запись информации производитс по сигналу опроса, который поступает на вход 20 устройства и через элемент 1ШИ 7 стробирует дешифратор 2, А,црес, по которому производитс запись информации, формируетс на выходе сумматора 5 как сумма содержимого формировател 3 кода адреса и содержимого счетчика 4 адреса. Задержанный на элементе 8 задержки сигнал опроса через элемент И 9 поступает на вход элемента ИЛИ 7 и на счетный вход счетчика.4,который вл етс .вычитающим и устанавливаетс в 10, На выходе дешифратора 6 по в етс сигнал 1, который открыва- . ет элементы И 13. . Соответствующа часть входной информации через- элементы И 13 и элементы Ш1Н 15 поступает на информационные входы накопител 1 . С выхода элемента РШИ 7 на стробирующий вход дешифратора 2 поступает задержанный сигнал опроса, по которому производитс запись информации в накопитель 1, При этом информаци записываетс по-адресу: содержимое регистра 3 адреса -flO Вторично задержанный сигнал опроса через элемент И 9 поступает на. вход элементаЮТИ 7. и .на счетный вход счетчика 4, устанавлива его в состо ние 01. Навыходе дешифратора 6 по вл етс сигнал М, который открывает элементы И 12. Соответствующа часть входной информациизаписываетс в накопитель по адресу: содержимое регистра- 3 кода +10 , - Третий раз задержанный сигнал опроса устанавливает счетчик 4 в состо ние 00, На выходе дешифратора 6 по вл етс сигнал 1, который открывает элементы И 11. Соответствующа часть входной информации записы ваетс в накопитель по адресу: содержимое регистра 3 адреса. Сигнал 1 с выхода дешифратора 6 через элемент НЕ 10 блокирует элемент И 9 и дальнейша запись прекращаетс . Если формат информации соответствует двойному слову накопител 1, то в счетчик 4 необходимо записать код 01, При этом запись входной информации производитс по двум адресам: содержимое регистра 3 адреса +01 и содержимое регистра 3 адреса. Таким образом, предлагаемое устройство позвол ет упаковывать входные информационные слова переменной длины, располага их в адресном накопителе вплотную друг к другу, В режиме Считывание адрес,по которому производитс выборка чейки накопител 1, формируетс аналогично режиму Запись. Считывание ин- i формации производитс по сигналуFIELD OF THE INVENTION The invention relates to a computational technique, namely, to memory devices. The purpose of the invention is to increase the information capacity of the device CJ ;; ba. The drawing shows the functionality of the memory device of its device when the input word Djjina exceeds the storage size by four times. The device contains a drive 1, the first decoder 2, the address register 3, the counter 4, the adder 5, the second decoder 6, the element OR 7, the delay element 8, the element 9, the element NOT 10, the group of inputs, the elements 11-14, the group elements OR .15, groups of output elements AND 16-19, The device has a polling input 20, an address input 21, and write and read resolution inputs 22 and 23, respectively. The device operates in the Record and Read modes. In the Record mode, the device operates as follows. Previously, the address code is entered into register 3 of the address code, and counter 4, the code of the length of the input information word. The code of the length of the input information word indicates the code word of the accumulator, necessary for writing the input information word. In this case, the maximum length of the input information word is four words of the accumulator 1. Let the length of the input information word be the four words of the accumulator. Then code 11 is pre-entered into counter 4, Signal 1 appears at the output of decoder 6, strobe elements AND 14 With the arrival of the write enable signal at device input 22, part of the input information word And 14 and elements OR 15 enters the information inputs accumulate 1. Information is recorded by a polling signal, which enters device input 20 and, through element 1 SHI 7, gates decryptor 2, A, the clock used to record information is formed at output of adder 5 as the sum of content pho. Unlocked 3 address codes and the contents of the counter 4 addresses. The interrogation signal delayed by the delay element 8 through the AND 9 element enters the input of the OR element 7 and the counting input of the counter 4, which is reading and is set to 10, the output of the decoder 6 is signaled by the signal 1, which is opening-. em elements and 13.. The corresponding part of the input information through the elements And 13 and the elements Sh1N 15 enters the information inputs of the drive 1. From the output of the RShI element 7 to the gate input of the decoder 2, a delayed polling signal is received, which records information to drive 1, while the information is written to the address: the contents of register 3 addresses -flO The second delayed polling signal goes through element 9. The input of the UTI element 7. and the counting input of counter 4, set it to the state 01. A signal M appears on the output of the decoder 6, which opens the elements AND 12. The corresponding part of the input information is written to the drive at the address: register contents- 3 codes +10 - The third time the delayed interrogation signal sets the counter 4 to the state 00. At the output of the decoder 6, the signal 1 appears, which opens the elements AND 11. The corresponding part of the input information is written to the drive at the address: the contents of the register 3 address. The signal 1 from the output of the decoder 6 through the element NOT 10 blocks the element AND 9 and further recording stops. If the format of the information corresponds to the double word of accumulator 1, then the counter 4 must write code 01, In this case, the input information is recorded at two addresses: the contents of register 3 of address +01 and the contents of register 3 of address. Thus, the proposed device allows to pack the input information words of variable length, placing them in the address accumulator close to each other. In the Read mode, the address for sampling the drive 1 cell is formed similarly to the Record mode. Information is read out by a signal.

311763834311763834

разрешени считывани , который пос- Технико-экономическое преимущесттупает на вход 23 устройства. . во предлагаемого устройства заклюСтробир .ование элементов И 16-19 чаетс .в его повышенной информационпроизводитс по сигналам дешифратора ной емкости. 6 аналогично режиму Запись. 5read permissions, which the Technical and Economic Advantage is receiving at input 23 of the device. . in the proposed device, the closure of the elements AND 16-19 is in its increased information output by the signals of the decoder capacitance. 6 is similar to the Record mode. five

1one

,,

Claims

MEMORY DEVICE containing. ' drive, first decoder, address register, counter, delay element, groups of input elements AND, element IZH, group of elements IS and groups of output elements AND, the outputs of which are the outputs of the device, the first inputs are the read enable input of the device, the second inputs are connected to the outputs drive, the address inputs of which are connected to the outputs of the first decoder, and the information inputs - with the outputs of the elements of the IL group, the inputs of which are connected to the outputs of the input elements AND groups, the first inputs of which are allowed I am the device’s records, and the second - the information inputs of the device, the address input of which is the setup input counter ^ and the input of the address register, characterized in that, in order to increase the information capacity of the device, an adder, a second decoder, the element NOT and the AND element are introduced into it, moreover, one of the inputs of the adder is connected to the outputs of the address register, the outputs are to the information inputs of the first decoder, the other inputs of the adder are connected to the outputs of the counter and the inputs of the second decoder, the outputs of which are connected to the third inputs - 59 of the input and output elements AND the corresponding groups, the input of the element is NOT connected to one of the outputs of the decoder, the output is connected to the first input of the element And, the second input of which is connected to the output of the delay element, the input of which is connected * to the gate input of the first decoder, the output of the OR element, the first input of which is the input of the polling device, and the second input is connected to the output of the AND element and the counting input of the counter.

SU.,. 1176383

1 1176383 2