SU1172060A1

SU1172060A1 - Device for decoding double-current frequency-shift keyed signals

Info

Publication number: SU1172060A1
Application number: SU833578380A
Authority: SU
Inventors: Иван Иванович Родькин; Владимир Иванович Балябин; Игорь Александрович Ковальков; Николай Иванович Сова
Original assignee: Предприятие П/Я Р-6120
Priority date: 1983-04-12
Filing date: 1983-04-12
Publication date: 1985-08-07

Abstract

1, УСТРОЙСТВО ДЛЯ ДЕТЕКТИРОВАНИЯ СИГНАЛОВ ДВОЙНОЙ ЧАСТОТНОЙ . ТЕЛЕГРАФИИ, содержащее коммутатор, . опорный генератор, первый счетчик, дешифратор, последовательно соединенные первый элемент ИЛИ и. второй счетчик, последовательно соединенные второй элемент ИЛИ и первый триггер, а также пороговый блок и формирователь импульсов, входы которых объединены, отличающеес тем, что, с целью повышени помехоустойчивости при детектировании многочастотных сигналов, в него введены третий, четвертый, п тьй и шестой элементы ИЛИ,блок г логического сложени , регистр, второй триггер, и блок задержки, вход которого соединен с входом коммутатора и с выходом формировател импульсов, выходы коммутатора подключены к первым входам первого и третьего элементов ИЛИ, вторые входы которых, а также установочный вход регистра подключен к выходу порогового блока, выход третьего элемента ИЛИ подключен к установочному входу первого счетчика , выход опорного генератора подключен к тактовым входам первого и второго счетчиков, выходы которых подключены к входам блока логического сложени , выходы которого подключены к информационным входам регистра, тактовый вход которого соединен с выхо§ дом блока задержки, а выходы подключены к входам дешифратора, соответ (Л ствующие выходы которого через четвертый элемент ИЛИ подключены к втос рому входу первого триггера, а через п тьЕй и шестой элементы ИЛИ - к перс: вому и второму входам второго триггера . 2. Устройство ПОП.1, отли ч.ающеес . тем, что коммутатор N9 выполнен в виде триггера, выходы коОторого подключены к первым входам двух элементов И, вькоды которых ва л ютс выходами коммутатора, входом которого вл етс объединенные вход триггера и вторые входы элементов И,1, A DEVICE FOR DETECTING SIGNALS TO DOUBLE FREQUENCY. TELEGRAPHY containing the switch,. reference generator, the first counter, the decoder, the first element OR and. The second counter, the second OR element and the first trigger, as well as the threshold unit and the pulse shaper, whose inputs are combined, characterized in that, in order to improve noise immunity in the detection of multi-frequency signals, the third, fourth, fifth and sixth elements are entered into it OR, a logical addition unit g, a register, a second trigger, and a delay unit, the input of which is connected to the input of the switch and to the output of the pulse former, the outputs of the switch are connected to the first inputs of the first and third of the OR elements, the second inputs of which, as well as the setup input of the register are connected to the output of the threshold unit, the output of the third element OR are connected to the installation input of the first counter, the output of the reference generator is connected to the clock inputs of the first and second counters, whose outputs The outputs of which are connected to the information inputs of the register, the clock input of which is connected to the output of the home of the delay unit, and the outputs are connected to the inputs of the decoder, respectively (L outputs which first through fourth OR gate connected to the input of the first rum vtos trigger, and by n and sixth elements tEy OR - to Pers: wave and more second inputs of the second flip-flop. 2. The POP.1 device, which is different. the fact that switch N9 is designed as a trigger, the outputs of which are connected to the first inputs of two AND elements, whose codes are the outputs of the switch, whose input is the combined trigger input and the second inputs of AND elements,

Description

1 . one .

Изобретение относитс к радиотехнике и может найти применение в системах радиотелеграфной сй зи и пе- редачи данных.The invention relates to radio engineering and can be used in radiotelegraphic communication and data transmission systems.

Целью изобретени вл етс повы шение помехоустойчивости при детектировании многочастотных сигналов.The aim of the invention is to improve noise immunity in the detection of multi-frequency signals.

На чертеже изображена структурноэлектрическа схема устройства.The drawing shows a block diagram of the device.

Устройство содержит формирователь 1 импульсов, первый счетчик 2, второй счетчик 3,.первый триггер 4, опорный генератор 5, пороговый блок 6, второй триггер 7, первый элемент ИЛИ 8, дешифратор 9, коммутатор 10, блок 11 задержки, блок 12 логическо го сложени , регистр 13, второй элемент ИЛИ 14, третий элемент ИЛИ 15, четвертьп1 элемент ИЛИ 16, п тый элемент ИЛИ 17 и шестой элемент ИЛИ 18, причем кoм Jyтaтop 10 выполнен в виде триггера 19 и двух элементов И 20 и 21.The device contains a pulse former 1, the first counter 2, the second counter 3, the first trigger 4, the reference generator 5, the threshold block 6, the second trigger 7, the first element OR 8, the decoder 9, the switch 10, the delay block 11, the block 12 logical addition, register 13, the second element OR 14, the third element OR 15, the quarter-element 1 or 16, the fifth element OR 17 and the sixth element OR 18, and the Jy tatopop 10 is made in the form of a trigger 19 and two elements AND 20 and 21.

Устройство работает следующим образом.The device works as follows.

При отсутствии сигнала на входе устройства на выходе порогового блока 6 образуетс сигнал единичного уровн который , устанавливает регистр 13 непосредственно, а первьш .2 и второй 3 счетчики через первый 8 и третий 15 элементы ИЛИ - в нулевое состо ние. При поступлении на вход устройства сигнала, на выходе порогоззого блока 6 при наличии. сигнала на входе устройства устанавливаетс сигнал нулевого уровн . При этом разрешаетс работа первого 2 и второго 3 счетчиков, которые подсчитывают импульсы, поступающие на их так товые входы от опорного генератора 5. Из поступившего на вход устройства сигнала, представл ющего собой последовательное чередование четырех характеристических сигналов, формирователем 1 импульсов вырабатываетс последовательность коротких импульсов , причем каждый импульс этой последовательности соответствует точке перехода сигнала .через нуль.In the absence of a signal at the input of the device at the output of the threshold unit 6, a unit level signal is generated which sets the register 13 directly, and the first .2 and second 3 counters through the first 8 and third 15 OR elements are in the zero state. Upon receipt at the input of the device signal at the output of the unit 6, if available The signal at the input of the device is set to zero. At the same time, the operation of the first 2 and second 3 counters is permitted, which counts the pulses arriving at their so-called inputs from the reference generator 5. From the signal input to the device, which is a sequential alternation of four characteristic signals, the pulse shaper 1 produces a sequence of short pulses, and each pulse of this sequence corresponds to the signal transition point through zero.

Импульсы этой последовательности поступают .на вход коммутатора 10, в котором осуществл етс переключение импульсов на выходы коммутатора, за счет переключени триггера 19 и соответствующего управлени элементами И 20 и 21. По импульсам коммутатора 10 через первый 8 и третий 15.The pulses of this sequence arrive at the input of the switch 10, in which the pulses are switched to the outputs of the switch, by switching the trigger 19 and the corresponding control of the elements 20 and 21. By the pulses of the switch 10 through the first 8 and third 15.

720602720602

элементы ИЛИ осуществл етс поочередна установка первого 2 и второго 3 счетчика в нулевое состо ние. В результате в момент установки в 5 О первого счетчика 2, на Я-вькодах разр дов второго счетчика 3 устанавливаетс комбинаци числа, соответствующа половине периода входного сигнала, и наоборот, приthe OR elements, the first 2 and second 3 counters are alternately set to the zero state. As a result, at the moment of setting 5 O of the first counter 2, on the I-codes of the bits of the second counter 3 a combination of a number corresponding to half the input signal period is set, and vice versa, when

установке в О второго счетчикаinstallation in About second counter

3 на 1 -выходах разр дов первого счетчика 2 будет комбинаци числа, соответствующа половине периода входного сигнала. Таким образом,3 on the 1-output bits of the first counter 2 will be a combination of a number corresponding to half the period of the input signal. In this way,

осуществл етс не11 рерывное преобразование половины периода входного сигнала в цифровую форму. Поскольку в Моменты установки в О первого 2 и второго 3 счетчиковA discontinuous conversion of half the period of the input signal into digital form is performed. Since at the moment of installation in the first 2 and second 3 counters

на выходах блока 12 логического сложени присутствует сигнал только с выходов одного из счетчиков 2 или 3 (один из них установлен в О), то и на шине параллельногоat the outputs of the logical addition unit 12 there is a signal only from the outputs of one of the counters 2 or 3 (one of them is set to O), then on the parallel bus

выхода блока 12 логического сложени формируютс комбинации сигналов , вл ющиес цифровым отображением половины периода присутствующего на входе устройства сигнала.The outputs of the logic addition unit 12 are formed by combinations of signals, which are a digital display of half the period of the signal present at the device input.

Блок 12 логического сложени состо . ит из элементов ИЛИ, подключенных входами к одноименным разр дам 1.разр дных первого 2 и второго 3 счетчиков, а выходами - к соответствующим по разр ду соединительным лини м шины параллельного кода, котора представл ет собой совокупHoctb соединительных линий, каждой из которых присвоен свой разр дBlock 12 logical addition states IT of the OR elements connected by the inputs to the same bits of the 1. second bits of the first 2 and second 3 counters, and the outputs to the corresponding discharge lines of the parallel code bus, which is a set of trunk lines, each of which is assigned its own dd

параллельного кода. Комбинаци parallel code. Combinations

двоичных сигналов в виде параллельного кода числа, отображающего длительнорть половины периода входного сигнала, записываетс в регистр13binary signals in the form of a parallel code of a number representing the length of half the period of the input signal is written to the register 13

по сигналу выхода блока 11 задержки. За счет задержки записи исключаютс искажени кода числа, которые могли иметь место из-за переходных процессов в блоке 12 логического сложени on the output signal of the block 11 delay. Due to the delay of the recording, distortions of the number code, which could have occurred due to transients in block 12 of logical addition, are eliminated

и k-разр дном счетчике, устанавливаемом в нулевое состо ние. После записи кода числа регистр 13 переходит в режим хранени .записанного числа, который длитс половину периоцй входного сигнала. Код числа шиной параллельного кода передаетс из регистра 13 на входы дешифратора 9.and a k-bit counter set to the zero state. After writing the code of the number, the register 13 goes into the storage mode of the recorded number, which lasts half the period of the input signal. The number code by the parallel code bus is transmitted from register 13 to the inputs of the decoder 9.

Дешифратором 9 осуществл етс дешифраци четьфех значений кодов чисел, соответствующих четьфем характеристическим сигналам (,; и ). The decoder 9 decrypts the numbers of codes of numbers corresponding to the characteristic signals (,; and).

При дешифрации первого числа N (на входе устройства сигнал f) сигналом с выхода дешифратора .9 через второй 14 и четвертой 16 элемен ИЛИ осуществл етс установка в О первого 4 и второго 7 триггеров. При дешифрации второго числа N, (на входе устройства сигнал fj) сигнало с выхода дешифратора 9 через второй элемент ИЛИ 14 подтверждаетс нулевое состо ние первого триггера 4 а через шестой элемент ИЛИ 18When decoding the first number N (at the device input signal f) by the output of the decoder .9 through the second 14 and the fourth 16 elements OR, the first 4 and second 7 triggers are set to O. When the second number N is decrypted (at the device input signal fj), the signal from the output of the decoder 9 through the second element OR 14 confirms the zero state of the first trigger 4 and through the sixth element OR 18

йторой триггер 7 устанавливаетс в единичное состо ние. При дешифрации тре -ьего числа N (на входе устройства сигнал fJ) сигналом с выхода дешифратора 9 через четвертый элемент ИЛИ 16 первый триггер 4 устанавливаетс в единичное состо ние, а через элемент ИЛИ 17 второй триггер 7 - в нулевое состо ние. При дешифрации четвертого числа N (на входе устройства сигнал f,) сигналом с выхода дешифратора 9 через четвертый элемент ШШ 16 триггер- 4 устанавливаетс в единичное состо ние, второй триггер 7 через шестой элемент ИЛИ 18 также устанавливаетс в единичное состо ние.The second trigger 7 is set to one. When decoding the third number N (at the device input signal fJ) by the signal from the output of the decoder 9 through the fourth element OR 16, the first trigger 4 is set to one, and through the element OR 17 the second trigger 7 to the zero state. When decoding the fourth number N (at the device input signal f,) by the signal from the output of the decoder 9 through the fourth element SHIII 16, the trigger 4 is set to one, the second trigger 7 through the sixth element OR 18 is also set to one.

Claims

1. DEVICE FOR DETECTING SIGNALS OF DOUBLE FREQUENCY TELEGRAPHY, containing the switch,. reference generator, first counter, decoder, series-connected first element OR and. a second counter, a second OR element and a first trigger connected in series, as well as a threshold block_ and a pulse shaper whose inputs are combined, characterized in that, in order to increase the noise immunity when detecting multi-frequency signals,

- the third, fourth, fifth and sixth OR elements, a logical addition unit g, a register, a second ¹ trigger, and a delay unit, the input of which is connected to the input of the switch and to the output of the pulse shaper, are inserted into it, the outputs of the switch are connected to the first inputs of the first and third OR elements, the second inputs of which, as well as the installation input of the register is connected to the output of the threshold block, the output of the third OR element is connected to the installation input of the first counter, the output of the reference generator is connected to the clock inputs of the first and second counts sensors whose outputs are connected to the inputs of the logical addition unit, the outputs of which are connected to the information inputs of the register, the clock input of which is connected to the output of the delay unit, and the outputs are connected to the inputs of the decoder, the corresponding outputs of which are connected to the second input of the first trigger through the fourth element OR, and through the fifth and sixth elements OR - to the first and second inputs of the second trigger.

2. The device according to claim 1, characterized. the fact that the switch is made in the form of a trigger, the outputs of which are connected to the first inputs of two AND elements, the outputs of which are the outputs of the switch, the input of which is the combined trigger input and the second inputs of elements I.

SU „1172060>

1 1172060 2