SU1169186A1 - Датчик тестовых сигналов коротковолновых радиотрактов - Google Patents

Description

Изобретение относится к радиосвязи и может использоваться в системах магистральной коротковолновой цифровой радиосвязи.

Цель изобретения - обеспечение воз-§ можности формирования тестовых сигналов с искажениями типа "качающегося" сдвига фаз.

На чертеже представлена структурная электрическая схема датчика тестовых сигналов коротковолновых радиотрактов о

Датчик тестовых сигналов коротковолновых радиотрактов содержит генератор 1 шумовых сигналов, первый элемент И 2, генератор 3, тактовых импульсов, первый- 4 и второй 5 делители частоты, кольцевой коммутатор 6, блок 7 кодирования, первый триггер 8, первый мультиплексор 9, второй мультиплексор 10, первый элемент ИЛИ 11, второй триггер 12, выход которого подключен к выходной клемме 13, блок 14' постоянной задержки, блок 15 выделе- . ния заднего фронта псевдослучайного тест-сигнала, блок 16 выделения переднего фронта псевдослучайного тестсигнала, блок 17 формирования псевдослучайного тест-сигнала, блок 18 переменной задержки, второй элемент ИЛИ 19, четвертый 20 и пятый 21 триггеры, третий делитель 22 частоты,третий элемент ИЛИ 23, второй ..счетчик 24, первый счетчик 25, управляемый делитель 26 частоты, второй элемент И 27, пятый элемент И 28, третий триггер 29, четвертый элемент ИЛИ ЗС\ четвертый элемент И 31, четвертый делитель 32 частоты, третий элемент И 33, шестой элемент И 34.

2

Датчик работает следующим образом..

Импульсы с выхода генератора 3, представляющего.' собой мультивибратор с кварцевой стабилизацией частоты, поступают на вхрд первого делителя 4 частоты, представляющего . собой счетчик-делитель частоты с соответствующим дешифратором.

На втором промежуточном выходе первого делителя 4 частоты формируются тактовые импульсы, которые поступают на тактовый вход управляемого делителя 26 частоты, представляющего собой делитель частоты с устройствами суммирования и вычитания. На выходе управляемого делителя 26 частоты формируется· импульсный сигнал типа "меандр", который поступает на вход блока 17 Формирования псевдослучайного тестсигнала, представляющего собой сдвиговый регистр с обратными связями.

На выходе блока 17 формируется импульсный тест-сигнал с большим периодом повторения, который поступает на входы блоков 16 и 15 выделения переднего и заднего фронтов. Данные блоки представляют собой дифференцирующие цепочки с соответствующими формирователями коротких импульсов.

Импульс, соответствующий переднему фронту тест-сигнала, с выхода блока 16 поступает на вход блока 18 переменной задержки, представляющий собой сдвиговый регистр. Выходные импульсы блока 18 переменной задержки поступают на информацион1169186

ные входы первого 9 и второго 10 мультиплексоров, выполненных, например, на микросхемах типа К155КП1.

В исходном состоянии на единичном выходе первого триггера 8 имеется логический "0". При этом открыт первый мультиплексор 9 и импульсы, соответствующие переднему фронту исходного тест-сигнала, после^-соответствующего сдвига по фазе поступают через первый мультиплексор 9 на первый вход первого элемента ИЛИ 11 и далее на единичный вход второго триггера 12, переключая его в единичное состояние.

Импульс, соответствующий заднему фронту исходного тест-сигнала, с выхода блока 15 поступает на вход блока 14 постоянной задержки, также представляющего собой сдвиговый регистр. Сдвиг по фазе сигнала в блоке 14 постоянной задержки равен сдвигу по фазе в исходном состоянии в блоке 18 переменной задержки. С выхода блока 14 импульс, соответствующий заднему фронту исходного тестсигнала, поступает на нулевой вход второго триггера 12, переключая его в нулевое состояние.

Таким образом, на выходной клемме 13 формируется исходный тест-сигнал с постоянным сдвигом по фазе.

Генератор 1 шумовых¹ сигналов ("белого" шума) представляет собой источник естественного шума на полупроводниковом стабилитроне и усилитель-ограничитель на транзисторах. Шумовой сигнал с выхода генератора 1 поступает на второй вход первого элемента И 2, на первый вход которого поступают импульсы.от генератора 3.

Таким образом, на выходе первого элемента И 2 формируется случайный шумовой сигнал, квантованный во времени. Этот сигнал поступает на вход кольцевого коммутатора 6, представляющего собой формирователь импульсов заданной длительности с элементами совпадения·. Импульсы заданной длительности формируются в. кольцевом коммутаторе 6 с помощью импульсов, поступающих на его второй . вход с основного'выхода первого делителя 4 частоты.

При совпадении во времени шумового квантованного сигнала и одного из импульсов, сформированного в кольцевом коммутаторе 6, на одном из его выходов появляется короткий импульс.

Изменяя длительность импульсов, сформированных в кольцевом коммутаторе 6, тем самым можно регулировать вероятность появления импульса на 5 соответствующем его выходе.

Выходы кольцевого коммутатора 6 подключены к входам блока 7 кодирования, представляющего собой соответствующий шифратор, формирующий на вы(θ ходе двоичный код. Последний производит переключение входов мультиплексоров 9 и 10, которые включаются поочередно при переключении первого тригге ра 8, на счетный вход которого поступает сигнал с первого выхода кольцевого коммутатора 6, соответствующий нулевому сдвигу фазы сигнала.

При включении первого мультиплексора 9 и переключении его входов слу· 2о чайным двоичным кодом с выхода блока 7 кодирования происходит сдвиг фазы импульса, соответствующего переднему фронту исходного тест-сигнала в сторону опережения, а при включении 25 второго мультиплексора 10 и переключении его входов случайным двоичным кодом - сдвиг фазы данного импульса в сто,рону отставания.

Перемена направления сдвига фазы происходит в случайный момент времемени, соответствующий нулевому, исходному сдвигу фазы.

Импульс, соответствующий переднему фронту исходного тест-сигнала, с выхода одного из мультиплексоров 9 35 или 10 через первый элемент ИЛИ 11 устанавливает второй триггер 12 в единичное состояние.

Таким образом, на выходной клемме ί3 сформирован заданный тест-сигнал, передний фронт которого случайным образом смещается по фазе как в сто—· рону опережения, так и в сторону отставания в заданном диапазоне и с заданной вероятностью.

Кроме указанных краевых искажений переднего фронта тест-сигнала, предлагаемый датчик формирует также искажения типа "качающегося" сдвига.

Квантованный во времени шумово.й СИГ" нал с выхода первого элемента И 2 поступает на вход второго делителя ·

5 частоты, имеющего основной и промежуточный выходы. Импульс с основно⁵⁵ го выхода первого делителя 5 частоты в случайный момент времени через пё^вый вход второго элемента ИЛИ 19 поступает на счетный вход

5

1169186

6

третьего триггера 29, переключая его из предыдущего состояния в противоположное. Сигналы на выходах третьего триггера 29 определяют направление "качающегося" сдвига и открывает либо первый вход второго элемента И 27, либо первый вход пятого элемента И 28.

Одновременно сигнал с основного выхода второго делителя 5 частоты поступает на единичные входы четвертого 20 и пятого 21 триггеров, переключая их в единичное состояние. При этом третий элемент И 33 открывается по своему первому входу и через его второй вход случайные импульсы'сравнительно высокой средней частоты начинают поступать с промежуточного выхода второго делителя 5 частоты на вход четвертого делителя 32 частоты.

Одновременно сигнал с единичного выхода пятого триггера 21 открывает по второму входу четвертый элемент И 31 и сигнал с нулевого выхода пятого триггера 21 запирает по второму входу шестой элемент И 34.

Таким образом, импульсы с выхода четвертого делителя 32 частоты через четвертый элемент И 31 и четвертый элемент ИЛИ 30 поступают на вторые входы второго 27 и пятого 28 элементов И. Поскольку в рассматриваемый момент·открыт один из элементов И 27, 28, то сигнал с выхода четвертого делителя 32 частоты' поступает либо на вход вычитания управляемого делителя 26 частоты, либо на его вход суммирования, в зависимости от состояния третьего триггера 29.

При этом происходит либо вычитание определенного количества тактовых импульсов, поступающих на тактовый вход управляемого делителя 26 частоты от промежуточного выхода первого делителя 4 частоты, либо добавление к тактовым импульсам определенного количества дополнительных импульсов.

В первом случае фаза тест-сигнала, формируемого на выходе блока 17,сдвигается в сторону отставания, а во втором случае - в сторону опережения.

Одновременно сигналы с выхода второго элемента И 27 или пятого элемента И 28 поступают на входы

первого либо второго счетчиков 25 и 24, с выходов которых импульсы через третий элемент ИЛИ 23 поступают на нулевой вход пятого триггера 21, переключая его в нулевое состояние и тем самым запирая по второму входу четвертый элемент И 31 и отпирая по второму входу шестой элемент И 34.

При этом импульсы с выхода третьего элемента И 23 начинают поступать через четвертый элемент ИЛИ 30 на вторые входы второго 27 и пятого 28 элементов И. Одновременно импульс с выхода третьего элемента ИЛИ 23 через второй элемент ИЛИ 19 поступает на счетный вход третьего триггера 29, переключая его состояние на противоположное. При этом переключаются первые входы второго 27 и пятого 28 элементов и соответствующие импульсы поступают на противоположный вход управляемого делителя 26 частоты.

Таким образом, фаза тест-сигнала на выходе блока 17 начинает сдвигаться в противоположную сторону. Поскольку при первоначальном сдвиге фазы сигнала частота случайных импульсов сдвига определяется коэффициентом деления четвертого делителя 32 частоты, а при сдвиге в противоположную сторону импульсы сдвига поступают с выхода третьего элемента И 33 без деления частоты, следовательно, скорость сдвига фазы тестсигнала в одну сторону меньше,чем скорость сдвига фазы в противоположную сторону.

По завершении указанного цикла на выходе третьего делителя 22 частоты с коэффициентом деления, равным двум, формируется сигнал, устанавливающий четвертый триггер 20 вновь в нулевое состояние. Следующий цикл сдвига фазы начинается вновь с приходом случайного импульса с основного выхода второго делителя 5 частоты.

Таким образом, фаза тест-сигнала на выходе блока 17 в случайный момент времени начинает сдвигаться в сторону отставания либо опережения с малой скоростью, затем начинается сдвиг фазы в противоположную сторону с большей скоростью, т.е. осуществляется "качающийся” сдвиг фазы тестсигнала в случайный момент времени.

Ί

1169186

8

Сформированный таким образом испытательный сигнал, содержащий искажения "качающегося" сдвига и обычные краевые искажения, подается в коротковолновой радиотракт для испытания последнего по пороговой исправляющей способности. Пороговое значение искажений сигнала, вызывающее ошибки в передаваемом

5 тест-сигнале, является качественной оценкой испытуемого радиотракта .

Claims (1)

1. ДАТЧИК ТЕСТОВЫХ СИГНАЛОВ КОРОТКОВОЛНОВЫХ РАДИОТРАКТОВ, содержащий генератор тактовых импульсов, блок переменной задержки и блок формирования псевдослучайного тестсигнала, отличающийся тем, что, с целью обеспечения возможности формирования тестовых сигналов с искажениями типа "качающегося" сдвига фаз, в него введены последовательно соединенные гоенератор шумовых сигналов, первый элемент И, другой вход которого соединен с выходом генератора тактовых импульсов и входом первого делителя частоты, и второй делитель часто ты, кольцевой коммутатор, первый и второй входы которого соединены соответственно с первым промежуточным выходом и основным выходом первого делителя частоты, а третий вход - с выходом первого элемента И, блок кодирования, входы которого соединены с выходами кольцевого коммутатора, а выход подключен к входам управления введенных первого и второго мультиплексоров, первый триггер, вход которого соединен с одним из выходов кольцевого коммутатора, а выходы подключены к входам запрета мультиплексоров, последовательно соединенные первый элемент ИЛИ, входы которого соединены с выходами мультиплексоров, и второй триггер, блок выделения переднего фронта псевдослучайного тест-сйгнала, включенный между выходом блока формирования псевдослучайного тест-сигнала и входом блока переменной задержки, выходы которого подключены к входам каналов мультиплексоров, последовательно соединенные - блок выделения заднего фронта псевдослучайного тест-сигнала, вход которого- соединен с выходом блока формирования псевдослучайного тест-сигнала, и блок постоянной задержки, выход которого подключен к другому входу второго триггера, последовательно соединенные второй элемент ИЛИ,третий триггер, второй элемент И, первый счетчик,третий элемент ИЛИ,третий делитель частоты, четвертый триггер, третий элемент И, четвертый делитель частоты, четвертый элемент И, четвертый элемент ИЛИ, пятый элемент И и второй счетчик, выход которого подключен к другому входу третьего элемента ИЛИ, последовательно соединенные пятый триггер, один из входов которого соединен с. выходом третьего элемента ИЛИ и первым входом второго элемента ИЛИ,; и шестой элемент И, выход которого подключен к другому входу четвертого элемента .ЦЛИ, выход которого подключен к другому входу второго элемента И,управляемый делитель частоты, включенный

   5 и п„ 1169186

   1169186

   между вторым промежуточным выходом первого делителя частоты и входом блока формирования псевдослучайного тестсигнала, при этом промежуточный выход второго делителя частоты подключен к второму входу третьего элемента И, выход которого подключен к другому входу шестого элемента й, основной выход второго делителя частоты подключен к вторым входам второго элемента ИЛИ, четвертого триггера и пятого триггера, другой выход которого подключен к второму входу четвертого элемента И, второй выход третьего триггера подключен к другому входу пятого элемента И, выход которого подключен к входу суммирования управ ляемого делителя частоты, вход вычитания которого соединен с выходом второго элемента И.

   1