SU1164717A1 - Half-tone information input-output device - Google Patents

Half-tone information input-output device Download PDF

Info

Publication number
SU1164717A1
SU1164717A1 SU843707000A SU3707000A SU1164717A1 SU 1164717 A1 SU1164717 A1 SU 1164717A1 SU 843707000 A SU843707000 A SU 843707000A SU 3707000 A SU3707000 A SU 3707000A SU 1164717 A1 SU1164717 A1 SU 1164717A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
group
output
inputs
outputs
Prior art date
Application number
SU843707000A
Other languages
Russian (ru)
Inventor
Тофик Кязим Оглы Исмаилов
Владимир Павлович Степанов
Александра Александровна Макридина
Светлана Васильевна Свеженцева
Игорь Николаевич Шушлянников
Светлана Николаевна Фисенко
Надежда Григорьевна Плешакова
Original Assignee
Институт Космических Исследований Природных Ресурсов Научно-Производственного Объединения Космических Исследований Ан Азсср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Космических Исследований Природных Ресурсов Научно-Производственного Объединения Космических Исследований Ан Азсср filed Critical Институт Космических Исследований Природных Ресурсов Научно-Производственного Объединения Космических Исследований Ан Азсср
Priority to SU843707000A priority Critical patent/SU1164717A1/en
Application granted granted Critical
Publication of SU1164717A1 publication Critical patent/SU1164717A1/en

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

1 . УСТРОЙСТВО ДЛЯ ВВОДА- . ВЫВОДА ПОЛУТОНОВОЙ ИНФОРМАЦИИ, содержащее блок сканировани , анало- , го-цифровой преобразователь, цифроанапоговый преобразователь, блок управлени  и синхронизации, выход которого подключен к первому входу аналого-цифрового преобразовател  и входу цифроаналогового преобразовател , выход которого подключен к входу блока сканировани ,выход которого подключен к второму входу аналого-цифрового преобразовател , выходы первой и второй групп блока сканировани  подключены соответственно к входам первой и второй групп блока управлени  и. синхронизации, отличающеес  тем, что, с целью повыщени  быстродействи  устройства, оно содержит блок буферной пам ти, блок генерации команд обмена, первый, второй и третий коммутаторы, к выходам первой группы блока угфавпени  и синхронизации подключены .входы первой группы блока буфернсЛ пам ти , к входам второй группы которого прдключешл выходы первого коммутатора , к входам первой группы которого и входам первой группы второго коммутатора подключены выходы второй группы блока управлени  и синхронизации, к входам второй групгы второго коммутатора подключены выходы блока буферной пам ти, выходы второго коммутатора подключены к входам первой группы третьего комел мутатора, выходы первой группы которого подключены к входам второй группы первого коммутатора, выходы аналого-цифрового преобразовател  подключены к входам второй группы третьего коммутатора, выходы второй группы которого подключены к входам группы цифро-анапогового 05 Преобразовател , выходы третьей 4:ik группы блока управлени  и синхронизации подключены к входам первой vj группы блока генерации команд обмена , выходы первой группы которого подключены к входам третьей группы блока управлени  и синхронизации, выходы второй группы блока управлени  и синхронизации, выходы второй группы блока генерации команд обмена подключены к входам третьей групга 1 третьего коммутатора, выходы которой подключены к входам второй группы блока генерации команд обмена , выходы и входы третьих групп . .-..,-. г, f,.I I I. . , . : , 1Й i - I НИЯ u-g.ijtSCva.-one . DEVICE FOR INPUT-. HALF-TONE INFORMATION OUTPUT, containing a scanning unit, analog-to-digital converter, digital-to-analog converter, control and synchronization unit, the output of which is connected to the first input of the analog-digital converter and the input of the digital-analog converter, the output of which is connected to the input of the scanning unit, the output of which is connected to the second input of the analog-digital converter, the outputs of the first and second groups of the scanning unit are connected respectively to the inputs of the first and second groups of the control unit and and. synchronization, characterized in that, in order to increase the speed of the device, it contains a buffer memory block, an exchange command generation block, first, second and third switches, to the outputs of the first group of the charger and the synchronization unit, the inputs of the first group of the buffer block of the memory are connected, to the inputs of the second group of which connected the outputs of the first switch, to the inputs of the first group of which and the inputs of the first group of the second switch are connected the outputs of the second group of the control and synchronization unit, to the inputs of the second group in The switch's switches are connected to the outputs of the buffer memory unit, the outputs of the second switch are connected to the inputs of the first group of the third commutator, the outputs of the first group of which are connected to the inputs of the second group of the first switch, the outputs of the analog-digital converter are connected to the inputs of the second group of the third switch, the outputs of the second group connected to the inputs of the digital-to-analog converter group 05; outputs of the third 4: ik group of the control and synchronization unit are connected to the inputs of the first vj group of the generation unit of the exchange command, the outputs of the first group of which are connected to the inputs of the third group of the control and synchronization unit, the outputs of the second group of the control and synchronization unit, the outputs of the second group of the generation unit for the exchange commands are connected to the inputs of the third group 1 of the third switch, the outputs of which are connected to the inputs of the second group generation of exchange commands, exits and inputs of third groups. .- .., -. g, f, .I i i. , :, 1Y i - I NII u-g.ijtSCva.-

Description

торого  вл ютс  соответственно выходами и входами устройства,These are respectively the outputs and inputs of the device,

2.Устройство по п. I, отличающеес  тен, что блок управлени  и синхронизации содержит четвертый и п тый коммутаторы, первый и второй счетчики, первый триггер , элемент коммутации, первый элемент И и узел формировани  импульсов , к первому входу которого подключен первый выход четвертого коммутатора, второй выход которого подключен к первому входу первого элемента И, выход которого подключен к второму входу уэла формировани  импульсов, первый вход элемента коммутации подключен к шине логической единицы, а его выход подключен к первому входу первого триггера , второму входу первого элемент И и третьему входу узла формировани  импульсов, выход первого счетчика подключен к его первому входу, второму входу п того коммутатора, второму входу первого триггера, выходы которого подключены к группе входов п того коммутатора и  вл ютс  второй группой выходов блока, третий выход четвертого коммутатора подключен к первому входу п того коммутатора, выходы которого  вл ютс  первой группой выходов блока, второй вход элемента коммутации подключен к шине логического нул  выход узла формировани  импульсов подключен к второму входу первого счетчика , третьему входу п того коммутатора и  вл етс  выходом блока, выход второго счетчика подключен к его второму входу и п тому входу п того коммутатора, четвертый вход которого объединен с первым входом второго счетчика, первый, второй, третий и четвертый входы четвертого коммутатора  вл ютс  входами первой и второй групп блока соответственно четвертый вход узла -формировани  импульсов и первый вход второго счетчика . вл ютс  вxoдa a{ третьей группы блока, выходы перйого и вторЬго счетчиков, элемента коммутации первого элемента И, третий выход четвертого коммутатора  вл ютс  выходами третьей группы блока.2. The device of claim I, characterized in that the control and synchronization unit contains fourth and fifth switches, first and second counters, first trigger, switching element, first And element and a pulse shaping node, the first output of which is connected to the first input of the fourth the switch, the second output of which is connected to the first input of the first element I, the output of which is connected to the second input of the pulse shaping unit, the first input of the switching element is connected to the bus of the logical unit, and its output is connected to the first input At the first trigger, the second input of the first element I and the third input of the pulse shaping unit, the output of the first counter is connected to its first input, the second input of the fifth switch, the second input of the first trigger, whose outputs are connected to the input group of the fifth switch and are the second group block outputs, the third output of the fourth switch is connected to the first input of the fifth switch, the outputs of which are the first group of outputs of the block, the second input of the switching element is connected to the logical zero bus of the output node of the pho the pulse pulse is connected to the second input of the first counter, the third input of the fifth switch and is the output of the block, the output of the second counter is connected to its second input and the fifth input of the fifth switch, the fourth input of which is combined with the first input of the second counter, first, second, the third and fourth inputs of the fourth switch are the inputs of the first and second block groups, respectively, the fourth input of the pulse shaping node and the first input of the second counter. are the inputs a {of the third group of the block, the outputs of the first and second counters, the switching element of the first And element, the third output of the fourth switch are the outputs of the third group of the block.

3.Устройство по п. 1, о тличаю цеес  тем, что блок генерации команд обмена содержит генератор импульсов, со второго3. The device according to claim 1, distinguishes between the fact that the exchange command generation unit contains a pulse generator, from the second

по шестнадцатый злеме) ты И, с первого по п тый элементы ИЛИ, со второго по шестой триггеры, первый и второй дешифраторы, третий счетчик , первый, второй и третий формирователи , выход второго элемента И подключен к второк у входу второго триггера, первому входу, третьего счетчика, первому входу первого элемента ИЛИ, первому входу первого формировател , первом входу третьего триггера, выход второго триггера подключен к nepBOMj входу третьего элемента И, к второму входу которого подключен вькод генератора импульсов, к третьему входу третьего элемента И подключ€ Н выход второго элемента ИЛИ, выход третьего элемента И подключен к второму входу третьего счетчика, выходы которого подключены к входам первого депшфратора , первый выхсд которого подключен к первому входу второго элемента ШШ, второй вход, которого и первый вход четвертого триггера подключены к второму выходу первого дешифратора, второй вход четвертого триггера объединен с вторым входом первого фор№1ровател , третий выход первого дешифратора подключен к третьему входу второго элемента ИЛИ и первому входу п того триггера, к второму входу которого и четвертому входу второго элемента ИЛИ подключен выход четвертого элемента И, выход п того триг .гера подключен к входу п того элемента И, четвертый выход первого дешифратора подключен к первому входу шестого триггера и первому вхо-. ду четвертого элемента И, п тый выход первого дешифратора подключен к первому входу шестого элемента И, второй вход которого и первый вход седьмого элемента И объединены , выход шестого элемента И подключен к второму входу шестого триггера и п тому входу второго элемента ИЛИ,шестой выход neipBoro дешифратора подключен к второму входу седьмого элемента И и первому входу восьмого элемента И, Выход седьмого элемента И подключен к первому входу третьего элемента ИЛИ и входа дев того и дес того элементов И, к второму входу третьего элемента ИЛИ подключен первый выход третьего тригера , второй выход которого подключён к первому входу одиннадцатого элемента И, седьмой выход первого дешифратора подключен к второму входу одиннадцатого и первому входу двенадцатого элементов И первые входы.тринадцатого и четырнадцатого и третий вход одиннадцатого элементов И объединены , выход одиннадцатого элемента И подключен к второму входу первого элемента ИЛИ, к третьему входу которого подключен выход двенадцатого элемента И, второй вход которого объединен с первыми входаьм второго и п тнадцатого элементов И и вторым :входом восьмого элемента И, выход первого элемента ИЛИ подключен к второму входу тринадцатого элемента И, выход которого подключен к входу шестнадцатого элемента И, входы группы которого  вл ютс  входа второй группы блока, а выходы подключены к входам первой группы четвертого элемента ИЛИ, выходы группы первого формировател  подключены к входам группы дев того элемента И, выходы которого подключены к входам второй группы четвертого элемента ИЛИ, выход первого формировател  подключен к второму входу второго формировател , выходы которого подключены к входам группы дес того элемента И, выхбдь ( которого подключены к входам треттьей группы четвертого элемента ИЛИ, выходы третьего формировател  подключены к входам группы п того элемента И, выходы которого подключены к входам четвертой группы четвертого элемента ИЛИ, с первого по восьмой входы второго дешифратора и со второго по дев тый входы четырнадцатого элемента И соответственно объединены , выходы четьфнадцатого элемента И  вл ютс  выходами второй группы блока, первый выход второго дешифратора подключен к второму входу второго элемента И, второй выход второго дешифратора подключен к третьему входу восьмого элемента И, третий выход второго дешифратора подключен к второму входу п тнадцатого элемента И, выход Koropioro подключен к первому входу п того элмента ИЛИ, выход которого подключен к второму входу третьего триггера, выходы восьмого элемента И подключены к таестоыу входу второго элемента ИЛИ, третий вход одиннадцатого элемента И и первый вход п того элемента ИЛИ  вл ютс  первой группой выходов блока, первый вход второго и второй вход четвертого триггеров , третий вход первого формировател , второй вход п того элемента ИЛИ и первый вход второго формировател   вл ютс  в ход акв первой группы блока, вторые входы четвертого, шестого и двенадцатого элементов И, третий вход одиннадцатого элемента И, с первого по восьмой входы второго дешифратора  вл ютс  входами тре|тьей группы блока, выходы четвертого элемента ИЛИ, четвертого, п того , шестого триггеров, первого и третьего элементов ИШ  вл ютс  выходами третьей групгы блока.on the sixteenth one), from the first to the fifth elements OR, from the second to the sixth triggers, the first and second decoders, the third counter, the first, second and third drivers, the output of the second element AND is connected to the second input at the second trigger , the third counter, the first input of the first element OR, the first input of the first shaper, the first input of the third trigger, the output of the second trigger is connected to the nepBOMj input of the third element AND, to the second input of which is connected the pulse generator, to the third input of the third element And connect € N the output of the second element OR, the output of the third element AND is connected to the second input of the third counter, the outputs of which are connected to the inputs of the first section, the first output of which is connected to the first input of the second element SH, the second input, and the first input of the fourth trigger are connected to the second output of the first decoder, the second input of the fourth trigger is combined with the second input of the first form number 1, the third output of the first decoder is connected to the third input of the second OR element and the first input a trigger, to the second input of which and the fourth input of the second element OR the output of the fourth element AND is connected, the output of the fifth trigger is connected to the input of the fifth element AND, the fourth output of the first decoder is connected to the first input of the sixth trigger and the first input. the fourth element AND; the fifth output of the first decoder is connected to the first input of the sixth element AND, the second input of which and the first input of the seventh element AND are combined, the output of the sixth element AND is connected to the second input of the sixth trigger and the fifth input of the second element OR, the sixth output neipBoro the decoder is connected to the second input of the seventh element AND and the first input of the eighth element AND, the output of the seventh element AND connected to the first input of the third element OR and the input of the ninth and tenth elements AND, to the second input of the third element IL the first output of the third trigger is connected, the second output of which is connected to the first input of the eleventh element I, the seventh output of the first decoder is connected to the second input of the eleventh and the first input of the twelfth element AND the first inputs. connected to the second input of the first element OR, the third input of which is connected to the output of the twelfth element AND, the second input of which is combined with the first inputs of the second and n the eighth element And the second: the input of the eighth element And the output of the first element OR is connected to the second input of the thirteenth element And whose output is connected to the input of the sixteenth element And whose group inputs are the inputs of the second group of the block and the outputs are connected to the inputs of the first group of the fourth element OR, the outputs of the group of the first driver are connected to the inputs of the group of the ninth element AND, the outputs of which are connected to the inputs of the second group of the fourth element OR, the output of the first driver is connected to the second input V shaper, the outputs of which are connected to the inputs of the group of the tenth element AND, out (which are connected to the inputs of the third group of the fourth element OR, the outputs of the third generator and are connected to the inputs of the group of the fifth element AND, the outputs of which are connected to the inputs of the fourth group of the fourth element OR, the first to eighth inputs of the second decoder and the second to the ninth inputs of the fourteenth element And respectively combined, the outputs of the fourteenth element And are the outputs of the second group of the block, the first output decoder connected to the second input of the second element And the second output of the second decoder connected to the third input of the eighth element And the third output of the second decoder connected to the second input of the fifteenth element And the Koropioro output connected to the first input of the fifth element OR, the output of which is connected to the second input of the third trigger, the outputs of the eighth element AND are connected to the input terminal of the second element OR, the third input of the eleventh element AND and the first input of the fifth element OR are the first group of outputs of the block, The second input and the second input of the fourth flip-flop, the third input of the first shaper, the second input of the fifth OR element and the first input of the second shaper are in the course of the first group of the block, the second inputs of the fourth, sixth and twelfth And elements, the third input of the Eleventh And element, The first to eighth inputs of the second decoder are the inputs of the third block group, the outputs of the fourth OR element, the fourth, fifth, sixth flip-flops, the first and third IC elements are the outputs of the third group of the block.

4, Устройство по п. 1, отличающеес  тем, что блок буферной пам ти содержит .первый и второй узлы пам ти, входы первых групп которых  вл ютс  входаьи первой группы блока, входы вторых групп узлов пам ти  вл ютс  входаьо второй группы блока, выходы узлов пам ти  вл ютс  выходами блока.4, The apparatus of claim 1, wherein the buffer memory unit comprises first and second memory nodes, the inputs of the first groups of which are inputs to the first group of the block, the inputs of the second groups of memory nodes are inputs of the second group of the block memory nodes are block outputs.

1.one.

Изобретение относитс  к автоматической и вычислительной технике и может найти применение при проведении исследований, св занных с автоматизированной обработкой информации , зарегистрированной на фотоносителё .,The invention relates to an automatic and computer technology and can be used in research related to the automated processing of information recorded on a photo carrier.

Целью изобретени   вл етс  повышение быстродействи  устройства.The aim of the invention is to improve the speed of the device.

На фиг. 1 представлена структурна  схема предлагаемого устройства-J на 4иг. 2 - блок-схема блока управлени  и синхронизации; на фиг. 3 блок-схема блока генерации команд обмена; на фиг. 4 - блок-схема блока буферной пам ти-, на фиг. 5 - блоксхема узла формировани  команды Ре:зервирование , на фиг. 6 - блок-схе5 , FIG. 1 shows the block diagram of the proposed device-J on 4ig. 2 is a block diagram of a control and synchronization unit; in fig. 3 block diagram of the exchange command generation block; in fig. 4 is a block diagram of a buffer memory block; FIG. 5 shows the block scheme of the Pe command formation unit: certification, in FIG. 6 is a block diagram 5

ма узла формировани  команд Запись/ ;/Чтение ;на фиг. 7 - блок-схема уэла фop ffilp,oвaни  адреса; на фиг, 8а,ma of the command for writing Record /; / Read; FIG. 7 is a block diagram of the UEF for the ffilp, open the address; FIG. 8a,

6- диаграмма работы предлагаемого устройства в режиме на фиг. 9а, б, в - диаграмма работы предлагаемого устройства в режиме Вывод,.6 is a diagram of the operation of the proposed device in the mode of FIG. 9a, b, c is a diagram of the operation of the proposed device in the Output mode.

Предлагаемое устройство ввода-вывода полутоновой информации (фиг. t) содержит блок 1 сканировани , аналого-хщфрсвой преобразователь, (АЦП) 2, цифро-аналоговый преобразователь (ЦАП 3, блок 4 управлени  и синхронизации (ВУ), блок 5 буферной пам ти,, первьм, второй н третий коммутаторы 6-8. и блок 9 генерации команд обмена (ГКО); выход БУ 4 г подключен к njspaoMy. входу АЦП 2 н входу ЦАП 3, выход которого подключен к входу блока сканировани  выход которого подключен к второму .входу АЦП 2, выходы первой и второй групп блока подключены к входам соответственно nepBCrfi и второй групп БУ 4, к выходам первой группы которого подключены входы первой группы блока 5 буферной пам ти, к входам второй группы которого подключены выходы групгай первого коммутатора 6,, к входам первой группы которого и входам первой группы второго коммутатора 7 подключены выходы второй группы БУ 4, к входам второй группы коммутатора 7 подключены выходы группы блока S буферной пам ти, выходы группы коммутатора .7подключены к входам первой группы третьего коммутатора 8, выходы первой группы которого подключены к входам второй группы коммутатора 6, выходы группы АЦП 2 подключены к входам второй группь коммутатора 8, Ешходы второй группы которого подключены к входам группы ЦАП 3, выходы третьей группы БУ 4 подключены к входам первой группы блока 9 ГКО, выходы первой группы которого подключены к входам третьей группы БУ4 выходы второй группы блока 9 ГКО подключеш к входам третьей группы ком татора 8, выходы третьей группы которого подключены к входам второй группы блока 9 ,ГКО , в ходы и входы третьих групп которого  вл ютс  соответственно .The proposed input-output device for half-tone information (Fig. T) contains a scanning unit 1, an analog-to-digital converter, (ADC) 2, a digital-to-analog converter (DAC 3, a control and synchronization unit (WA) 4, a buffer memory unit 5, First, second and third switches 6-8 and block 9 of generation of exchange commands (GKO); output of control unit 4 g is connected to njspaoMy input of A / D converter 2 and input of DAC 3 whose output is connected to input of scanning unit whose output is connected to second one. the input of the ADC 2, the outputs of the first and second groups of the block are connected to the inputs, respectively nepBCrfi and the second group of control unit 4, the outputs of the first group of which are connected to the inputs of the first group of the buffer memory unit 5, the inputs of the second group of which are connected to the outputs of the groups of the first switch 6, the inputs of the first group of which are connected to the inputs of the first group of the second switch 7 group CU 4, the inputs of the second group of switch 7 are connected to the outputs of the group of S block of the buffer memory, the outputs of the switch group .7 are connected to the inputs of the first group of the third switch 8, the outputs of the first group of which are connected to the inputs of the second group ppy switch 6, the outputs of the ADC group 2 are connected to the inputs of the second group of the switch 8, the second group's Echokhods of which are connected to the inputs of the DAC 3 group, the outputs of the third group of control panel 4 are connected to the inputs of the first group of the GKO unit 9, the outputs of the first group of which are connected to the inputs of the third group The CU4 outputs of the second group of the GKO unit 9 are connected to the inputs of the third group of the switch 8, the outputs of the third group of which are connected to the inputs of the second group of the block 9, the GKO, in the inputs and inputs of the third groups of which are respectively.

выходами и входами групп устройства .the outputs and inputs of the device groups.

Блок 4 управлени  и синхронизации (4иг. 2) содержит четвертый и п тый коммутаторы, первый и второй счетчики, первый триггер, элемент 5 коммутации, первый элемент И и узел 10 формнровани  импульсов, к первому входу которого подключен первый выход четвертого комм татора 1, второй выход которого подключен кThe control and synchronization unit 4 (4ig. 2) contains the fourth and fifth switches, the first and second counters, the first trigger, the switching element 5, the first And element and the pulse shaping unit 10, to the first input of which the first output of the fourth switch 1 is connected, whose second output is connected to

О первому входу первого элемента И 12, выход которого подклюгген к второму входу узла 10 форьотроианн  импульсов , первый вход элемента коммутации 13 подклю.чен к шине логическойAbout the first input of the first element I 12, the output of which is connected to the second input of the node 10 for impulses of pulses, the first input of the switching element 13 is connected to the logical bus

15 единицы, а его выход подключен к первому входу первого триггера 14, второму входу элемента И 12 и тре .тьему входу узла 10 формировани  импульсов, выход первого счет1шка15 units, and its output is connected to the first input of the first trigger 14, the second input of the And 12 element and the third input of the pulse shaping unit 10, the output of the first counter

20 15 подключен к его первому входу, второму входу п того коммутатора 16, второму входу триггера 14, выходь которого подключены к группе входов коммутатора 16 и  вл ютс 20 15 is connected to its first input, the second input of the fifth switch 16, the second input of the trigger 14, the output of which is connected to the input group of the switch 16 and are

25 второй группой выходов БУ 4, третий выход коммутатора 11 подключен к первому входу коммутатора 16, выходы которого  вл ютс  первой группой выходов БУ 4, второй вход25 with the second group of outputs of the CU 4, the third output of the switch 11 is connected to the first input of the switch 16, whose outputs are the first group of the outputs of the CU 4, the second input

30 элемента 13 коммутации подключен к ши)е логического нул , выход узла 10 формировани  импульсов подключен к второму входу счетчика 15, третьему входу коммутатора 16 и30 of the switching element 13 is connected to the logic zero, the output of the pulse shaping unit 10 is connected to the second input of the counter 15, the third input of the switch 16 and

35  вл етс  выходом БУ 4, выход второго счетчика 17 подключен к его второму входу и п тому входу коммутатора 16, четвертый в;1сод которого объединен с первым входом счет40 чика 17, первый, второй и третий, четвертый входы коммутатора 11  вл ютс  входами первой и второй групп БУ 4 соответственно., четвертый вход .узла 10 формировани  импульсов и35 is the output of the CU 4, the output of the second counter 17 is connected to its second input and the fifth input of the switch 16, the fourth volt; the 1st of which is combined with the first input of the counter 17, the first, second and third, fourth inputs of the switch 11 are the first and the second group BU 4, respectively., the fourth input. Node 10 forming pulses and

45 первый вход счетчика If  вл ютс  входа№1 третьей группы блока БУ 4, выходы счетчиков 15 и 17, элемента. 13 коммутации, элемента И 12, третий выход коммутатора 11  вл ютс 45, the first input of the If counter is input # 1 of the third group of the CU 4 unit, the outputs of the counters 15 and 17, of the element. 13 switching, element And 12, the third output of the switch 11 are

50 выходами третьей группы БУ 4. .50 outputs of the third group BU 4..

Блок 9 генерации команд обмена (фиг. 3) содержит генератор импульсов , со второго по шестнадцатый зле-, менты И, с первого по п тый эле мен- .Block 9 of the generation of exchange commands (Fig. 3) contains a pulse generator, from the second to the sixteenth evil, And, from first to fifth element.

55 ты ИЛИ, со второго по шестой триггеры , первый и второй дешифраторы, третий счетчик, первый ;и второй и третий формирователи, В1ыход второ5 To элемента И 18 подключен к второму входу второго триггера 19, первому входу третьего счетчика 20 первому входу, первого элемента ИЛИ первому входу первого формировател  22,первому входу третьего триггера 23,выход триггера 19 подключен к первому входу третьего элемента И 24, к. второму входу которого подключен выход генератора импульсов 25, к третьему входу элемента. И 24 подключен выход второго элемен та ИЛИ 26, выход элемента И 24 подключен к второму входу счетчика 20, выходы которого подключены к входам первого дешифратора 27, первый выход которого подключен к первому входу элемента ИЛИ 26, второй вход которого и первый входчетвертого триггера 28 подключены к второму вы ходу дешифратора 27, второй вход триггера 28 объединен с вторым входом формировател  22, третий выход дешифратора 27 подключен к третьему входу элемента ИЛИ 26 и первому входу п того триггера 29, к второму входу которого и четвертому входу элемента ИЛИ 26 подключен выход чет вертого элемента И 30, выход триггера 29 подключен к входу п того элемента И 3, четвертый выход дешифратора 27 подключен к первому входу шестого триггера 32 и первому входу элемента И 30, п тый выход дешифратора 27 подключен к первому входу шестого элемента И 33, второй вход которого и первый вход седьмого элемента И 34 объединены, выход элемента И 33 подключен к вто рому входу триггера 32 и п тому входу элемента ИЛИ 26, шестой выход дешифратора 27 подключен к второму входу элемент а И 34 и первому входу восьмого элемента И 35, выход эле .мента И 34 подключен к первому вхо ,ду третьего элемента ИЛИ 36, входам дев того и дес того элементов- И 37 и 38, к второму входу третьего элемента ИЛИ 36 подключен первый выход триггера23, второй выход которого подключен к первому входу одиннад цатого элемента И 39, седьмой выход дешифратора 27 подключен к второму входу элемента И 39 и первому входу двенадцатого элемента И 40, первые входы тринадцатого и четырнадцатог элементов И 41, 42 и третий вход элемента И 39 объединены. 176. выход элемента И 39 подключен к второму входу элемента ИЛИ 21, . к третьему входу которого подключен выход элемента И 40, второй вход которого объединен с первыми входами элемента И 18 и п тнадцатого элемента И 43 и вторым входоь элемента И 35,выход элемента ИЛИ 21 подключен к второму входу элемента И 41, выход которого подключен к входу шестнадцатого элемента И 44, входы группы которого  вл ютс  входами второй группы блока 9 ГКО, а выходы подключены к входам первой группы четвертого элемента ИЛИ 45, выходы группы формировател  22 подключены к входам группы элемента И 37, выходы которого подключены к входам второй группы элемента ИЛИ 45, выход формировател  22 подключен к второму входу второго формировател  46, выходы которого подключены к входам группы элемента И 38, выходы которого подключены к входам третьей группы элемента ИЛИ 45, выходы третьего форм11ровагел  47 подкпючень к входам группы элемента И 31, выходы которого подключены к входам четвертой группы элемента ИЛИ 45, с первого по восьмой входы второго дешифратора 48 и со второго по дев тый входь элемента И 42 соответственно объеда)нены, выходы элемента И 42  вл ютс  выходами второй группы блоке 9 ГКО, П0РВЫЙ выход дешифратора 48 подключен к второму входу элемента И 18, второй выход дешифратора 48 подключен к третьему входу элемента И 35, третий выход дешифратора 48 подключен к третьему входу элемента И 35, третий выход дешифратора 48 подключен к второму входу элемента И 43, выход которого подключен к первому входу п того элемента ИЛИ 49, выход которого подключен к второму входу триггера 23, выход элемента И 35 подключен к шестому входу элемента ИЛИ 26, третий вход элуемента И 39 и первый вход элемента ИЛИ 49  вл ютс  группой выходов блока 9 ГКО, первый вход и второй вход триггеров 19 и 28 соответственно третий вход первого формировател  22, второй вход элемента ИЛИ 49 и первый вход фсчэмировател  46  вл ютс  вхо- даьи первой группы блока 9 ГКО, вторые входы элементов И 30, 33 и 40,55 you OR, from second to sixth triggers, first and second decoders, third counter, first; and second and third drivers, Output second second To element AND 18 is connected to the second input of second trigger 19, first input of third counter 20 first input, first element OR the first input of the first driver 22, the first input of the third trigger 23, the output of the trigger 19 is connected to the first input of the third element AND 24, to the second input of which the output of the pulse generator 25 is connected to the third input of the element. And 24 is connected to the output of the second element OR 26, the output of the element AND 24 is connected to the second input of the counter 20, the outputs of which are connected to the inputs of the first decoder 27, the first output of which is connected to the first input of the element OR 26, the second input of which and the first input of the fourth trigger 28 are connected to the second output of the decoder 27, the second input of the trigger 28 is combined with the second input of the generator 22, the third output of the decoder 27 is connected to the third input of the OR element 26 and the first input of the fifth trigger 29, to the second input of which and the fourth input This OR 26 connects the output of the fourth element AND 30, the output of the trigger 29 is connected to the input of the fifth element AND 3, the fourth output of the decoder 27 is connected to the first input of the sixth trigger 32 and the first input of the element 30, the fifth output of the decoder 27 is connected to the first input the sixth element And 33, whose second input and the first input of the seventh element And 34 are combined, the output of element And 33 is connected to the second input of the trigger 32 and the fifth input of the element OR 26, the sixth output of the decoder 27 is connected to the second input element And 34 and the first the entrance of the eighth element And 35, in The output of the element 34 is connected to the first input, the third element OR 36, the inputs of the ninth and ten elements AND 37 and 38, the first output of the trigger 23 is connected to the second input of the third element OR 36, the second output of which is connected to the first input one the whole element And 39, the seventh output of the decoder 27 is connected to the second input of the element And 39 and the first input of the twelfth element And 40, the first inputs of the thirteenth and fourteen elements And 41, 42 and the third input of the element And 39 are combined. 176. the output of the element And 39 is connected to the second input of the element OR 21,. the third input of which is connected to the output of the element 40, the second input of which is combined with the first inputs of the element 18 and 15 of the element 11 and 43 and the second input of the element 35, the output of the element OR 21 is connected to the second input of the element 41, whose output is connected to the input the sixteenth element And 44, the inputs of the group of which are the inputs of the second group of block 9 T-bills, and the outputs are connected to the inputs of the first group of the fourth element OR 45, the outputs of the group of driver 22 are connected to the inputs of the group of element 37, whose outputs are connected to the inputs of the second th group of the element OR 45, the output of the imaging unit 22 is connected to the second input of the second shaper 46, the outputs of which are connected to the inputs of the group of the element AND 38, the outputs of which are connected to the inputs of the third group of the element OR 45, the outputs of the third form 11 and the 47 of the element 31, the outputs of which are connected to the inputs of the fourth group of the element OR 45, the first to the eighth inputs of the second decoder 48 and the second to the ninth entrance of the And 42 element, respectively, are not connected, the outputs of the And 42 element are the outputs of the second group of blocks ke 9 GKO, P0RVYY output of the decoder 48 is connected to the second input of the element And 18, the second output of the decoder 48 is connected to the third input of the element And 35, the third output of the decoder 48 is connected to the third input of the element 35, the third output of the decoder 48 is connected to the second input of the element And 43, the output of which is connected to the first input of the fifth element OR 49, the output of which is connected to the second input of the trigger 23, the output of the element AND 35 is connected to the sixth input of the element OR 26, the third input of the element AND 39 and the first input of the element OR 49 are a group of outputs block 9G KO, the first input and the second input of the flip-flops 19 and 28, respectively, the third input of the first shaper 22, the second input of the OR element 49 and the first input of the fixture 46 are the inputs of the first group of the GKO block 9, the second inputs of the And elements 30, 33 and 40,

третий вход элемента И 39, с первого по восьмой входы дешифратора 48  вл ютс  входами третьей группы блока 9 ГКО, выходы элемента ИШ 45 триггеров 28, 29 и 32, элементовthe third input of the element 39, the first to the eighth inputs of the decoder 48 are the inputs of the third group of the GKO block 9, the outputs of the ISh 45 element of the flip-flops 28, 29 and 32, of the elements

ИЛИ 21, 36  вл ютс  выходами третьей группы блока 9 ГКО, .OR 21, 36 are the outputs of the third group of the GKO block 9,.

Блок 5 буферной пам ти (фиг. 4) содержит первый и второй узлы пам ти 50 и 51 соответственно, входы первых групп которых  вл ютс  входами rtepвой группы блока 5, входы вторых групп узлов 50 и 5I пам ти  вл ютс  вxoдa м второй группы блока 5f выходы узлов 50 и 51 пам ти  вл ютс  выходами блока 5.The buffer memory unit 5 (Fig. 4) contains the first and second memory nodes 50 and 51, respectively, whose inputs of the first groups are the inputs of the group rtprays of block 5, the inputs of the second groups of memory nodes 50 and 5I are the inputs of the second group of the block 5f, the outputs of the memory nodes 50 and 51 are the outputs of block 5.

В качестве узлов 50 и 51 могут быть использованы любые стандартныеузлы пам ти.As the nodes 50 and 51, any standard memory nodes can be used.

Узел 22 формировани  (ф г. 5)Node 22 formations (f, 5)

предназначен дл  формировани  команды Резервирование, необходимой дл  резервировани , например УВУ НМЛ при работе последнего с предлагаеьым устройством, и содержитit is intended to form the Reservation command required for reserving, for example, the NLL HLU, while the latter is working with the proposed device, and contains

триггеры 52, 53 и элементы И 54 И 61, третий вход узла 22 формировани  подключен к счетному входу триггера 52, к входу установки в нуль которого подключен второй вход узла 22 формировани j первый вход последнего подключен к входу установки в нуль триггера 53, к счетному входу которого подключен инверсный выход триггера 52, пр мой выход триг гера 53 подключен, : одному из входов элементов И 54 - И 6I, выходы которых подключены соответственно к первому - восьмому выходам группы узла 22 формировани , к выходу которого подключен инверсный выход триггера 53, к другому взсоду элементов И 54 - 57,- 59 подключена шина логической единицы, к другому входу элементов И 58, 60, 61 подключена шина логического нул . Узел 46 формировани  (фиг. б) предназначен дл  формировани  команд Зачтись/Чтение, поступающих в интерфейс ввода-вывода УВУ НМЛ, и содержит элементы И 62 -. 70, к входу элемента И 62 подключен пёрвыА вход узла 46 формировани , с которым соединен один из входов .элемента И 70j выход элемента И 62 подключен к одному из входов элемен .та И 69, к одному из входов элементов И 63-68 подключена шина логического нул  f второй вход узла 46 формировани  подключен к другому входу элементов И 63 - 70, выходы которых подключены соответственно к первомувосьмому выходам группы узла 46 формировани . Узел 47 формировани  (фиг. 7) предназначен дл  формировани  адреса НМП и содержит переключатель 71 с трем  контактными груп .пами, к одним входам которых подключена шина логической единицы, а к другим - тина логического нул , а выходы подключены соотве;тственно к первому - третьему выходам группы узла 47 формировани , к четвертому восьмому выходам групгы которого подключена шина логического нул .triggers 52, 53 and elements AND 54 And 61, the third input of the formation unit 22 is connected to the counting input of the trigger 52, to the input of which the second input of the node 22 of the formation j is connected to the zero input, the first input of the latter is connected to the input of the zero setting of the trigger 53, to the counting the input of which is connected to the inverse output of flip-flop 52, the direct output of flip-flop 53 is connected, to: one of the inputs of elements AND 54 - AND 6I, whose outputs are connected respectively to the first - eighth outputs of the group of the formation unit 22, to the output of which is connected the inverse output of the trigger 53, to d Another bus of the elements I 54 - 57, - 59 is connected to the bus of a logical unit, and a bus of logical zero is connected to another input of the elements 58, 60, 61. The node 46 of the formation (Fig. B) is intended for the formation of commands Read / Read that enters the I / O interface of the HLA HLV, and contains And 62 elements. 70, the input of the element 46 of the formation is connected to the input of the AND 62 element, to which one of the inputs of the AND 70j element is connected. The 70j output of the AND element 62 is connected to one of the inputs of the AND 64 element, and the bus logical zero f the second input of the node 46 of the formation is connected to another input of the elements AND 63 - 70, the outputs of which are connected respectively to the first eighth outputs of the group of the node 46 of the formation. The node 47 of the formation (Fig. 7) is intended to form the address of the NMP and contains a switch 71 with three contact groups, one input of which is connected to the bus of a logical unit, and the other to the logical zero, and the outputs are connected respectively to the first the third output of the group of node 47 of the formation, to the fourth and eighth outputs of the group of which the logical zero bus is connected.

Предлагаемое устройство может работать в двух режимах Ввод и Вывод .The proposed device can operate in two modes Input and Output.

В режиме Ввод видеосигиап с выхода блока 1 сканировани , наприме датчика фототелеграфного аппарата, поступает на. второй .вход АЦП 2, где под действием тактовых импульсов (ТИ) от БУ 4 на первом входе АЦП 2 преобразуетс  в цифровой код с частотой ТИ, кратной частоте сигнала управлени , поступающего в БУ 4 чере входы первой группы из блока I сканировани  . Цифровой код через выходы группы АЦП 2, входы второй группы и выходы первой группы коммутатора 8, входы второй и выходы групп коммутатора 6 под действием управл ющих сигналов Z 1 и Z 2, сформированных в БУ 4 и поступающих на входы первой группы коммутатора 6, поступает на входы второй группы блока 5 буферной пам ти. Поступление цифровой информации в блок 5 буферной пам ти осуществл етс  побайтно под действием ТИ БУ 4, поступакицих в блок 5 буферной пам ти через входы первой группы последнего.In the Enter video mode, the output from the scanning unit 1, for example, the sensor of the photo-telegraph unit, arrives at. the second input of the ADC 2, where under the action of clock pulses (TI) from the CU 4 at the first input of the A 2 C converts into a digital code with a frequency T C that is a multiple of the frequency of the control signal received at CU 4 through the inputs of the first group of the I scan unit. The digital code through the outputs of the ADC group 2, the inputs of the second group and the outputs of the first group of switch 8, the inputs of the second and outputs of the groups of switch 6, under the action of control signals Z 1 and Z 2, formed in control unit 4 and fed to the inputs of the first group of switch 6, enters the inputs of the second group of block 5 buffer memory. Digital information is received by the buffer storage unit 5 byte-by-byte under the action of the TI of the CU 4, entered into the buffer storage section 5 through the inputs of the first group of the latter.

Таким образом, данный режим харак теризуетс  тем, что ме сду преобразованием видеосигнала ,U 2 в цифровой код и занесением его в блок 5 буферной пам ти существует жестка  синхронизирующа  св зь, осуществл ема  посредством применени  единой тактовой последовательности БУ 4. Количество занесенных в блок 5 буферной пам ти кодовых комбинаций определ етс  размерами строки фотоносител  блока 1 сканировани .Thus, this mode is characterized by the fact that between video signal conversion, U 2 into a digital code and entering it into the buffer memory unit 5, there is a hard synchronizing connection, implemented by using a single clock sequence of the CU 4. The buffer memory of the code combinations is determined by the size of the photocarrier line of scan unit 1.

На фиг. 8-9 изображены зпюры 72-113 напр жений устройства. После занесени  всей строки информации в блок 5 буферной пам ти в БУ 4 .вырабатываетс  управл ющий сигнал Конец строки КС, обеспечивающий смену значений сигналов Z. и Z, в результате чего на входы первой группы блока 5 буферной пам ти поступ.ают управл ющие сигналы из ВУ 4, позвол ющие установить в блоке 5 буферной пам ти узел 50 пам ти в состо ние Чтение, а узел 51 пам ти - Запись информации. Кроме того, под действием сигнала КС1 БУ 4, поступающего через входы первой группы в блок 9 ГКО, последний устанавливаетс  в режим Началь на  выборка, во врем  которого в блоке 9 ГКО вырабатываетс  команда Запись, поступающа  через выходы третьей группы последнего на входы группы устройства, например, интерфейс ввода-вывода УВУ НМЛ (EC-55I7) По окончании режима Начальна  выборка под действием команды Запис в такте ИНФ-А от УВУ НМЛ через входы третьей группы и выходы первой группы как блока 9 ГКО, так и БУ 4, поступаюищх на входы первой группы блока 5 буферной пам ти , в последнем происходит считывание информа1и из ранее заполненного узла пам ти и передача ее через выходы группы блока 5 буферной пам ти, входы вто рой группы и выходы группы коммутатора 7, входы первой группы и выходы третьей группы коммутатора 8 входьг второй группы и выходы третье группы блока 9 ГКО на вход интерфей са УВУ НМЛ с последующим занесением информации на МП, Таким образом, между считыванием информации с блока 5 буферной пам ти и занесением ее на МЛ также существует жестка  синхронизирующа  св зь, осуществл ема  посредством применени  единой тактовой последовательности ИНФ-А УВУ НМЛ. Одновременно со считыванием информации из заполненного узла пам ти блока 5 буферной пам ти,в свободный узел пам ти последнего происходит занесение информации из блока 1 сканировани  через АЦП 2. Количество считанной из блока 5 буферной пам ти информации равно количеству занесенной в него информации и контролируетс  БУ 4, которы по окончании считывани  информации 1710 вырабатывает сигнал КС2, обеспечивающий установку узла 50 пам ти блока 5 и блок 9 ГКО в состо ние Ожидание (j-ак как T Т|, по влени  следующего сигнала КС1, по вл ющегос  по мере заполнени  узла 51 пам ти блока 5 следующей строкой информации. После этого цикл работы устройства в режиме Ввод повтор етс  . В режиме Вывод от блока 1 сканировани , например, щтемн ка фототелеграфного аппарата, через входы второй группы в БУ 4 поступают управл ющие сигналы, обеспечивающие формирование ТИ в БУ 4, под действием которых из блока 5 буферной пам ти происходит побайтное считывание информации о строке через выходы группы блока 5 буферной пам ти, вхо-. ды второй и выходы групп коммутатора 7, входы первой и выходы второй групп коммутатора 8 на входы группы ЦАП 3, с выхода котсчого в такте ТИ БУ 4 в виде аналогового сигнала информаци  поступает, на вход блока i сканировани , например ycиJв тeл  записи приемника фототелеграфного аппарата. Таким образом, Мевду считыванием информации из блока 5 буферной пам ти и преобразованием ее в аналоговый сигнал ЦАП 3 существует жестка  синхронизирующа  св зь, осуществл ема  посредством применени  единой тактовой последовательности ТИ БУ 4. Количество считанной из блока 5 буферной пам ти информации, ощ)едел - . емое длиной строки фотоносител , также контролируетс  БУ 4, который, по окончании считывани  одной строки, вырабатывает сигнал КС 1,обеспечивающий смену значений сигналов Z 1 и Z 2, в результате чего на входы перпервой группы блока 5 буферной пам ти поступают управл ющие сигналы из БУ 4, позвол ющие установить в блоке 5 узел 50 пам ти в состо ние Запись, а узел 51 пам ти - Чтение информации. Кроме того, под дейдействием сигнала КС1 БУ 4, поступающего в блок 9 ГКО через входы первой группы,последний переходит в режим Начальна  выборка, во врем  которого формируетс  команда Чтение , поступающа  через выходы третьей группы блока 9 ГКО на входы труппы, например, интерфейса вводавывода УВУ НМЛ (ЕС-5517), По окончании режима Начальна  выборка под действием команды Чтение в такте ИНФА происходит считывание информации , например, с МП и занесение ее в блок 5 буферной пам ти через входы третьей группы и выходы второй группы блока 9 ГКО, входы третьей и выходы первой групп коммутатора 8, входы второй и выходы групп коммутатора 6, входы второй группы блока 5 буферной пам ти, Следовательно, между считыванием информации с Ш и занесением ее в блок 5 буферной пам ти также существует жестка  синхронизирующа  св зь, осуществл ема  применением единой тактовой последовательности ИНФ-А. Одновременно с заполнением узла 50 пам ти блока 5.буферной пам ти из узла 51 пам ти последнего под действием последовательности ТИ происходит считывание строки информации. Количество занесенной в блок 5 буферной пам ти информации с МП определ етс  БУ 4, который по окончании занесени  вь1рабатывает сигнал КС2,, устанавливаюпщй блок 9 ГКО в состо ние Ожидание, а узел 50 пам ти блока 5 буферной пам ти, в состо ние Хранение информаци  до по влени  следующего сигнала КС1, по вл ющегос  после, считывани  строки информации. После этого цикл работы устройства в режиме Вывод .повтор етс . Следует учесть, что в первых двух циклах гфоисходит считывание пустой строки информации из узлов пам ти блока 5 буферной пам ти, а во всех последующих циклах будет считыватьс  из блока 5 буферной пам ти полезна  информаци .FIG. 8-9 depict samples 72-113 of the device voltages. After the entire line of information is entered into the buffer memory block 5 in the CU 4., A control signal is produced. The end of the CC line ensures the change of the signal values Z. and Z, as a result of which the control signals are fed to the inputs of the first group of the buffer memory block 5 from WU 4, allowing to install in block 5 of the buffer memory a memory node 50 in the Read state, and memory node 51 to set the Record information. In addition, under the action of the signal KC1 BU 4, entering through the inputs of the first group in block 9 of the T-bills, the latter is set to the Start mode on the sample, during which at block 9 of the T-bills the Record command is received through the outputs of the third group of the last to the inputs of the device group, for example, the I / O interface of the NLL (EC-55I7) After the end of the mode Initial sampling under the action of the Record command in the INF-A cycle from the NML master, through the inputs of the third group and the outputs of the first group of both the state short service ticket and the control unit 4, inputs of the first group of the block 5 buffer memory; in the latter, information is read from the previously filled memory node and transmitted through the outputs of the group of the buffer memory block 5, the inputs of the second group and the outputs of the switch group 7, the inputs of the first group and the outputs of the third group of switch 8 of the second group and the outputs of the third group of the GKO unit 9 to the input of the interface of the CID of the NML with the subsequent transfer of information to the MP, Thus, there is also a hard synchronizing connection between reading the information from the block 5 of the buffer memory and putting it on the MF ma by applying a single clock sequence INF-A UBV POC. Simultaneously with reading the information from the filled memory node of the buffer memory block 5, the information from the scanning block 1 through the ADC 2 is entered into the free memory node of the last memory. The amount of information stored in the buffer memory is equal to the information stored in it and monitored by the control unit. 4, which, upon completion of reading the information, 1710 generates a signal KC2, providing the installation of the node 50 of the memory of unit 5 and the unit 9 of the GKO in the waiting state (j-ak as T T |, the appearance of the next signal KC1 appearing as filling the node 51 of the memory of block 5 with the next line of information. After that, the cycle of the device in the Input mode is repeated. In the Output mode, scan from unit 1, for example, a photo-telegraph apparatus, receives control signals through the inputs of the second group in the control unit 4 the formation of TI in the CU 4, under the action of which, byte reading information about the line from the block 5 of the buffer memory occurs through the outputs of the group of the block 5 of the buffer memory, input-. The second and output groups of the switch 7, the inputs of the first and the outputs of the second group of switch 8 to the inputs of the DAC group 3, from the output of the clock in the TI CPU 4, form an analog signal, the information is fed to the input of the scanning unit i, for example, the recording of the photo telegraph apparatus . Thus, by reading the information from the buffer memory block 5 and converting it to the analog signal of the DAC 3, there is a hard synchronization connection, implemented by using a single clock sequence of the TI BU 4. The amount of buffer information read from the block 5 -. The photoconductor line length is also monitored by CU 4, which, upon completion of reading one line, generates a signal C 1, which provides a change in the values of signals Z 1 and Z 2, resulting in the control signals from the first group of the buffer memory 5 CU 4, allowing in block 5, memory node 50 to be in the Write state, and memory node 51 to read information. In addition, under the effect of the signal KC1 BU 4, entering block GKO 9 through the inputs of the first group, the latter goes into the Initial sample mode, during which the Read command is received, coming through the outputs of the third group of block 9 GKO to the inputs of the group, for example, the input-output interface HLM NML (EC-5517), At the end of the mode Initial sampling under the influence of the Read command in the INFA cycle, information is read, for example, from the MP and entered into the buffer memory in block 5 through the inputs of the third group and the outputs of the second group of the GKO block 9, in the third and outputs of the first switch group 8, the inputs of the second and outputs of switch group 6, the inputs of the second group of the buffer memory block 5. Therefore, there is also a hard synchronization connection between reading information from W and entering it into the buffer memory block 5 This can be done using a single clock sequence INF-A. Simultaneously with the filling of the node 50 of the memory of the block 5. buffer memory from the node 51 of the memory of the latter, under the action of the TI sequence, the information line is read. The amount of information stored in block 5 of the buffer memory from the MP is determined by the CU 4, which at the end of the recording generates the signal CС2, setting the block of the state control station to the Idle state, and the node 50 of the memory of the buffer memory block 5 until the next KC1 signal, appearing after, reads a line of information. After this, the cycle of the device in the Output mode is repeated. It should be noted that in the first two cycles, there is a reading of the empty information line from the memory nodes of the buffer memory block 5, and in all subsequent cycles, useful information will be read from the buffer memory block 5.

Совместную работу. ВУ 4, блока 5 блока 9 ГКО предлагаемого устройства (фиг. I).можно описать, рассмотрев блок-схем 1, представленные соответственно на фиг. 2, Фиг. и 4иг. 3 и диаграммы, представленные на фиг. 8а, б и фиг. 9а, б, в. В режиме Ввод от датчика блока i сканировани  через один из входов пе15вой группы БУ 4 на первый вход коммутатора I1 поступает управл ющий сигнал с частотой F (фиг. За, эпюра 73), а на второй вход коммутатора 11 через другой вход первой группы БУ 4 поступает сигнал датчика начала строки (ДНС) (фиг. За, эпюра 74), которые по вл ютс  соответственно на первом и втором выходах коммутатора М, на третьем выходе которого присутствует сигнал лог. О, определ ющий режим Ввод (фиг. За, эпюра 72).Teamwork. WU 4, block 5 of block GKO 9 of the proposed device (FIG. I). Can be described by considering the block diagrams 1, shown respectively in FIG. 2, FIG. and 4ig. 3 and the diagrams shown in FIG. 8a, b and fig. 9a, b, c. In the Input mode from the sensor of the scanning block i, one of the inputs of the first group of control unit 4 to the first input of switch I1 receives a control signal with a frequency F (Fig. 3, plot 73), and the second input of switch 11 through another input of the first group of control unit 4 the signal of the start-of-line sensor (DNS) is received (fig. Za, plot 74), which appear on the first and second outputs of switch M, respectively, on the third output of which there is a log signal. O, defining the Input mode (fig. Za, plot 72).

Работа устройства начинаетс  переводом элемента 13 коммутации в положение 1 Запуск (фиг. За, б, эпюра 73), при этом снимаетс  сигнал блокировки с одного из входов элемента И 12, с входа установки триггера 14 в нуль, с третьего выхода третьей группы БУ 4 и третьего входа узла 10 формировани  импульсов. На первый вход последнего с первого выхода коммутатора I1 поступает управл ющий сигнал с частотой Р, а наThe device operation starts by switching the switching element 13 to the 1 Starting position (Fig. Za, b, plot 73), and the blocking signal is removed from one of the inputs of the I 12 element, from the trigger installation input 14 to zero, from the third output of the third group of control unit 4 and the third input of the pulse shaping unit 10. The first input of the last from the first output of the switch I1 receives a control signal with a frequency P, and

второй вход узла 10 формировани  им- пульсов со второго выхода коммутатора 11 через другой вход элемента И 12 и его выход поступает сигнал ДНС. Наличие сигналов F, ДНС и лог. 1the second input of the pulse generation unit 10 from the second output of the switch 11 through the other input of the And 12 element and its output receives the DNS signal. The presence of signals F, DNS and log. one

(Запуск) обеспечивает выдачу тактовых импульсов.ТИ на выход узла 10 формировани  импульсов в строго определенное врем  (фиг. За, эпюра 76). Эти импульсы через выход БУ 4 посту(Start) provides the issuance of clock pulses. The output of the node 10 of the formation of pulses at a specific time (Fig. Pro, plot 76). These pulses through the output of the control unit 4 post

пают на тактовый первый вход АЦП 2 дл  преобразовани  видеосигнала в последнем в цифровую информацию, котора , как это было показано выше поступает на первый - восьмойgo to the clock first input of the A / D converter 2 to convert the video signal in the latter to digital information, which, as shown above, goes to the first - eighth

входы второй труппы блока 5 буферной пам ти (фиг. 4 и фиг. За, эпюры 37, 33). Занесенн:е этой информации в узел 50 пам ти через четвертый - одиннадцатый входы последнегоinputs of the second group of the buffer memory unit 5 (Fig. 4 and Fig. Za, plots 37, 33). Entered: This information is not in memory node 50 through the fourth to eleventh inputs of the last

осуществл етс  под действием тех же ТИ, поступающих на первый вход узла 50 пам ти с выхода узла 10 формировани  импульсов, через третий вход и первый выход коммутатора 16,carried out under the action of the same TI, arriving at the first input of the memory node 50 from the output of the pulse generation unit 10, through the third input and the first output of the switch 16,

первый выход первой группы БУ 4the first output of the first group of BU 4

и первый вход первой группы блока 5 буферной пам ти (фаг. За, б, эпюры 33).При этом с п того выхода коммутатора 16 через п тый выход первойand the first input of the first group of the buffer storage unit 5 (phage. Pro, b, diagrams 33). At the same time, from the fifth output of the switch 16 through the fifth output of the first

группы БУ 4, п тый вход первой группы блока 5 буферной пам ти на третий вход узла 50 пам ти поступает команда Запись. Количество занесенной в узел 50 пам ти информации о длинеGroup 4, the fifth input of the first group of the buffer memory block 5 to the third input of the memory node 50 receives the Write command. Number of length information stored in node 50

строки определ етс  счетчиком 15,rows are determined by counter 15,

на счетный вход которого с выхода узла 10 формировани  импульсов также поступает последовательность ТИ. ПоTo the counting input of which, from the output of the pulse shaping unit 10, the sequence TI also enters. By

окончаний занесени  одной строки информации на выходе счетчика 15 по вл етс  сигнал КС1 (фиг. 8а, б, эпюра 77),который через второй вход и третий выход коммутатора 16, третий выход первой группы БУ 4, третий вход первой группы блока 5 буферной пам ти (фиг. 8а, б, эпюра 84) поступает на второй управл ющий вход узла 50 пам ти, перевод  последний в сое то ние Хранение информации. Поступление КС1 на счетный, вход триггера 14 мен ет на его выходе значени  сигналов Z I и.г 2 (фиг. 8а, б, эпюры 78, 79) на обратные, которые в свою очередь, поступа  на группу входов коммутатора 16, обеспечивают поступпение последовательности ТИ со второго выхода последнего через второй выход первой группы БУ 4, второй вход первой группы блока 5 буферной пам ти на первый управл ющий вход узла 51 пам ти (фиг. 8а, б, эпюра 85), а также.поступление команды Запись с шестого выхода коммутатора 16 через шестой выход первой группы БУ 4, шестой вход- первой группы блока 5 буферной пам ти на третий управл ющий вход узла 5I пам ти. При этом с п того выхода коммутатора 16.через п тый выход первой группы БУ 4, п тый вход первой группы блока 5 на третий управл ющий вход узла 50 пам ти поступает команда Чтение. Поступление сигнала KCI через четвертый выход третьей группы БУ 4 на первый .вход первой группы блока 9 ГКО приводит последний в состо ние обмена сигналами Начальна  выборка с интерфейсом ввода-вывода УВУ НМЛ СЕС-5517 В процессе обмена сигналами Начальна  выборка от блока 9 ГКО к интерфейсу ввода-вывода поступает команда Запись, сформированна  в узле 46 формировани  (фиг. 6) под действием лог. 0 поступающего на первый вход последнего с третьего выхода коммутатора 11 БУ 4 (фиг. 2) через второй выход третьей группы последнего и четвертый вход первой группы блока 9 ГКО. По окончании Начальной выборки от интерфейса ввода-вывода на первый управл ющий вход узла 50 пам ти (фиг. 4)через третий вход третьей группы и первый выход первой груп1В )1 блока 9 ГКО, второй вход третьейthe end of the entry of one line of information at the output of counter 15, a signal appears KC1 (Fig. 8a, b, plot 77), which through the second input and the third output of the switch 16, the third output of the first group of the CU 4, the third input of the first group of the block 5 of the buffer memory TI (Fig. 8a, b, plot 84) is fed to the second control input of the memory node 50, transferring the latter to a connection storing information. The arrival of KC1 to the counting, the input of the trigger 14 changes at its output the values of the signals ZI, D2 (Fig. 8a, b, plots 78, 79) to the reverse, which, in turn, enter the group of inputs of the switch 16, ensure the flow of the sequence TI from the second output of the latter through the second output of the first group of the CU 4, the second input of the first group of the block 5 of the buffer memory to the first control input of the memory node 51 (Fig. 8a, b, plot 85), as well. switch output 16 through the sixth output of the first group of control unit 4, the sixth input of the first group block 5 of the buffer memory to the third control input of the node 5I of the memory. In this case, from the fifth output of the switch 16. Through the fifth output of the first group of control unit 4, the fifth input of the first group of block 5, the read command is sent to the third control input of the memory node 50. The arrival of the KCI signal through the fourth output of the third group of control unit 4 to the first input of the first group of block 9 T-bills leads the latter to the state of signal exchange. Initial sampling with input-output interface of the CCL NML SES-5517 During the exchange of signals. I / O receives the Record command, which is formed in the node 46 of the formation (Fig. 6) under the action of the log. 0 arriving at the first input of the last from the third output of the switch 11 BU 4 (Fig. 2) through the second output of the third group of the last and the fourth input of the first group of block 9 T-bills. At the end of the Initial Sample from the I / O interface to the first control input of the memory node 50 (FIG. 4) via the third input of the third group and the first output of the first group 1B) 1 of the TKO unit 9, the second input of the third

группы БУ 4, четвертый вход, и первый выход коммутатора 16, первый выход первой группы БУ 4 и первыйвыход первой группы блока 5 буферной пам ти поступают тактовые импульсы ИНФ-А, под действием которых начинаетс  побайтное считывание информации с первого - восьмого выходов узла 50 пам ти и через дев тый - шестнадцатый выходы группы блока 5 буферной пам ти (фиг. 8а,. б, эпюра 90), входы второй и выходы групп коммутатора 7 (фиг. 1), входы первой и.выходы третьей групп коммутатора 8, входы второй группы блока 9 ГКО, входы и выходы групп элемента И 44 (4иг. З) ,входы первой группы и первый - дев тый выходы элемента ИЛИ 45, седьмой --п тнадцатый выходы третьей группы блока 9 ГКО по ШИН-К интерфейса вводавывода УВУ НМЛ занесение ее на МП (фиг. 8а, б, эпюра 92). Окончание считывани  информации с узла 50 пам ти на №1 определ етс  сигнапом КС2 с выхода счетчика 17 (фиг. За, б, эпюра 82), на счетный вход которого поступает ИНФ-А. Сигнал КС2 через п тый выход третьей групгы БУ 4 поступает на п тый вход первой группы блока 9 ГКО и переводит последний в состо ние Окончание операции с последукнцим переводом его в исходное состо ние. Поступление сигнала КС2 через п тый вход и третий выход коммутатора 16, третий выход первой группы БУ 4, третий вход первой группы блока 5 на второй управл ющий вход узла 50 патм ти переводит последний в исходное состо ние (фиг. 8а,-б, эпюра 84 Одновременно со считыванием информации из узла 50 пам ти на МП происходит занесение второй строки информации в узел 51 пам ти с выхода АЦП 2 (фиг. 8а, б, эпюры 87, 89) под действием ТИ, поступающих на .первый управл ющий вход узла 51 пам ти с выхода узла 10 фор1 1ровани  импульсов БУ 4 (фаг, 2), через третий вход и второй выход коммутатора 16, второй выход первой группы БУ 4 и второй вход первой группы блока 5 буферной пам ти (фи,г. 8а, б, эпюра 85). Количество занесенной в узе 51 пам ти информации определ етс  счетчиком 15, на выходе которого по окончании занесени  второй строкиgroup 4, the fourth input, and the first output of the switch 16, the first output of the first group of the CU 4 and the first output of the first group of the buffer memory block 5 receive the INF-A clock pulses, which begin byte reading the information from the first to the eighth outputs of the memory node 50 and through the ninth - sixteenth outputs of the group of block 5 of the buffer memory (Fig. 8a, b., plot 90), the inputs of the second and the outputs of the groups of the switch 7 (Fig. 1), the inputs of the first and the outputs of the third groups of the switch 8, the inputs the second group of block 9 of state credit obligations, the inputs and outputs of the groups of element I 44 (4ig. H), the inputs of the first group and the first - the ninth outputs of the element OR 45, the seventh - the fifteenth outputs of the third group of block 9 T-bills for the Shin-K interface of the input and output of the HLL NLL, its entry on the MP (Fig. 8a, b, plot 92). The end of reading information from memory node 50 to # 1 is determined by the signal KC2 from the output of counter 17 (Fig. Za, b, plot 82), to the count input of which INF-A is fed. The signal KS2 through the fifth output of the third group of BU 4 enters the fifth input of the first group of the TKO unit 9 and transfers the latter to the state of the End of the operation with its subsequent transfer to the initial state. The arrival of the signal KS2 through the fifth input and the third output of the switch 16, the third output of the first group of control unit 4, the third input of the first group of unit 5 to the second control input of the paper unit 50 brings the latter to the initial state (Fig. 8a, b, plot 84 Simultaneously with reading the information from the memory node 50 on the MP, the second line of information is recorded in the memory node 51 from the output of the ADC 2 (Fig. 8a, b, plots 87, 89) under the action of the TI, arriving at the first control input of the node 51 memories from the output of node 10 of the form 1 of impulses BU 4 (phage, 2), through the third entrance and second The second output of the switch 16, the second output of the first group of the CU 4 and the second input of the first group of the buffer memory block 5 (phi, r. 8a, b, plot 85). The amount of information stored at node 51 is determined by the counter 15, the output of which at the end of the second line

вновь вырабатываетс  сигнал КС1, по вление которого повтор ет цикл работы устройства в режиме Ввод, Таким образом, занесение информации на Ш с помощью предлагаемого устройства осуществл етс  построчно до тех пор, пока элемент 13 коммутации (фиг. 2) не будет переведен в положение 2 Останов (фиг. 8а, б,эпюра 75), при котором прекращаетс  работа узла 10 формировани  импульсов и, следовательно, всего устройства в целом.the signal KC1 is again generated, the occurrence of which repeats the cycle of the device operation in the Input mode. Thus, the information is entered on the W by means of the proposed device is performed line by line until the switching element 13 (Fig. 2) is moved to position 2 A stop (Fig. 8a, b, plot 75) at which the operation of the pulse shaping unit 10 and, consequently, of the device as a whole, ceases.

В режиме Вывод от блока I сканировани , например, приемника фототелеграфного аппарата через один из входов второй группы БУ 4 иа третий вход коммутатора I поступает сигнал с частотой F, а через другой вход второй группы БУ 4 на четвертьй вход коммутатора I1 поступает сигнал датчика начала строки (фиг.9а б, в, эпюры 94, 95), которые по вл ютс  соответственно на первом и втором выходах коммутатора И, На третьем выходе которого присутствует лог. I, определ квца  режим Вывод (4иг. 9а, б, в, эпюра 93).In the Output mode from the scan I block, for example, a photo-telegraph receiver, one of the inputs of the second group of control unit 4 and the third input of switch I receive a signal with a frequency F, and through the other input of the second group of control unit 4, the signal of the beginning of the line (Fig. 9a, b, c, diagrams 94, 95), which appear respectively on the first and second outputs of the switch I, the third output of which contains a log. I, defined quatum mode Output (4ig. 9a, b, c, plot 93).

Работа устройства, как и в режиме Ввод, начинаетс  переводом элемента 13 коммутации в положение Запуск (фиг. 9а, б, в, этаара 96),При этом так же, как и в режиме Ввод, снимаетс  сигнал блокировки с элемента И 12, триггера 4 узла 10 формировани  импульсов. Наличие сигналов F, дне и лог. I обеспечивает выдачу тактовых импульсов ТИ на выход узла 10 формировани  импульсов (фиг. 9а, б, в, эпюра 97). Эти импульсы через третий вход и первый выход коммутатора 16, первый выход первой группы БУ 4 и первый вход первой группы блока 5 поступает на первый управл кнций вход узла 50 пам ти (фиг. 9а, б, в, эпюра 104) обеспечива  тем самым считывание информации о строке с узла 50 пам ти на вход ЦАП 3 (фиг. 9а, б, в, эпюра 113),по цепи, указанной вьппе, В котором происходит преобразование этой информации в аналоговый сигнал в такте ТИ. Количество считанной с узла пам ти информации определ етс  счетчиком 15, на счеТный вход которого подаетс  последовательность ТИ с выхода узла 10 формировани  импульсов. По окончанииOperation of the device, as in the Input mode, begins by switching the switching element 13 to the Starting position (Fig. 9a, b, c, etaar 96). In this case, just as in the Input mode, the blocking signal is removed from the And 12 element of the trigger 4 pulse shaping units 10. The presence of signals F, bottom and log. I provides for the output of TI clock pulses to the output of the pulse shaping unit 10 (Fig. 9a, b, c, plot 97). These pulses through the third input and the first output of the switch 16, the first output of the first group of the CU 4 and the first input of the first group of the block 5 arrive at the first control input of the memory node 50 (Fig. 9a, b, c, plot 104) thereby ensuring reading information about the line from the memory node 50 to the input of the DAC 3 (Fig. 9a, b, c, plot 113), along the circuit indicated above, in which this information is converted into an analog signal in the TI cycle. The amount of information read from the memory node is determined by the counter 15, to the counting input of which is fed the TI sequence from the output of the pulse shaping node 10. At the end

считывани  на выходе счетчика 15 по вл етс  сигнал KCI, который через второй вход и третий выход коммутатора 16, третий выход первой группы БУ 4 и третий вход первой группы блока 5 буферной пам ти поступает на второй упра 1л кщий вход узла 50 пам ти и переводит последний в состо ние Ожидание занесени  в него информации (г. 9а, б, в, эпюра 105). Подача сигнала КС1 на счетный вход триггера 14 мен ет на его выходе значени  сигналов %1 и 7,2 на обратные (фиг. 9а, б, в, эпюры 99, 100), которые, поступа  на группу входов коммутатора 16, обеспечивают поступление ТИ через Третий вход и второйвыход коь{мутатора 16, второй выход первой группы БУ 4 и второй вход певой групшг блока 5 буферной пам ти на первый управл кмций вход узла 51 пам ти (фиг. 9а, б, в, эпюра 106), с которого начинаетс  считывание информации о следующей строке. Сигнал КС1, поступа  через четвертый выход третьей группы БУ 4 на первый вход первой группы блока 9 ГКО, переводит последний в состо ние обмена сигналами Начальна  выборка с интерфейсом ввода-вывода УВУ НМЛ. При этом к интерфейсу ввода-вывода от узла 46 формировани  блока 9 ГКО поступает команда Читать, сфор1 «рованна  в узле 46 формировани  под действием лог. I, поступающей на первый вход последнего с третьего выхода коммутатора 1I ВУ 4 через второй выход третьей группы последнего и четвертый 1зход первой группы блока 9 ГКО. По окончании Начальной выборки от интерфейса ввода-вывода на первый 5праБЛЯюа(ий вход узла 50 пам ти поступают тактовые импульсы ИНФ-А (фиг. 9а, б, в, эпюра 104) по той же цеги, что и в режиме Ввод, под действием которых происходит считывание информации с МЛ и занесение ее в узел 50 пам ти чере;з п тый двенадцатый входы третьей груп1Ы и выходы второй группы блока 9 ГКО, первый - восьмой входы второй группы блока 5 на четвертый - одиннадцатый входы узла 50 пам ти (фиг. 9а б, в, эпюра 109). Окончание занесени  информации о строке в узел 50 пам ти определ етс  сигналом КС2 ( фиг. 9а, б, в, эпюра 103) с выхода счетчика 17, на счетный вход которого также поступают ИНФ-А. Сигнал КС2, поступа  через п тый выход третьей группы БУ 4 на п тый вход первой группы блока 9 ГКО, переводит последний в состо ние Окон чание операт.ши с последующим переводо г его в исходное положение, а поступпение КС2 на второй управл ющий вход узла 50 пам ти по той же цели, что и в режиме Ввод, подготайливает последний к хранений занесенной в него информации.Одновременно с занесением информации с МЛ в узел 50 пам ти, происходит счи тывание информации о второй строке с узла 51 пам ти, как было показано выше. Количество считанной информации и в этом случае определ  етс  счетчиком 15, на выходе которо го по окончании считывани  вновь вы рабатываетс  сигнал КС1, по вление которого повтор ет цикл работы устройства в режиме Вывод. Следует учесть, что в первых двух циклах происходит считывание пустой стро ки из узлов пам ти блока 5 буферной пам ти, а во всех последующих циклах из блока 5 будет считыватьс  полезна  информаци . Вывод всей информации с МЛ заканчиваетс  тогда, когда, на очередной сигнал КС1 после начальной выборки, из интерфейса ввода - вывода УВУ НМЛ на п тый двенадцатый входы третьей группы блока 9 ГКО поступает кодова  комбинаци  Конец группы зон (строк), котора  дешифрируетс  дешифратором 48 блока 9 ГКО (фиг. 3) ив виде сигнала Запрет со второго выхода первой группы последнего через первый , вход третх ей группы БУ 4 поступает на четвертый вход узла 10 формировани  импульсов, прекраща  тем самым работу последнего и всего уст ройства в целом. . Работа блока 9 ГКО (фиг. З) характеризуетс  трем  этапами 1. Начальна  выборка, 2. Передача данных и 3. Окончание операций (фиг. 8а, б, эпюры 80, 81 и фиг. 9а б, в, эпюры 101, 102). Этап Начальна  выборка, идентичный дл  режимов Ввод и Вывод начинаетс  после запуска развертки в блоке I сканировани  с по влением сигнала КС1 через первый вход 1718 первой группы блока 9 ГКО на счетном входе триггера 19, в результате чего устанавливаетс  высокий потенциал на первом входе элемента И 24, на третьем входе последнего также присутствует высокий потенциал с первого выхода дешифратора 27 череэ элемент ИЛИ 26, так как счетчик 20 находитс  в исходном состо нии. Это обеспечивает прохождение ТИ с выхода генератора 25 через второй вход . элемента И 24 на счетт Й вход счетчика 20. Первый ТИ,.поступивпшй в счетчик 20, возбуждает сигнал на втором выходе дешифратора 27, который , пройд  элемент ИЛИ 26, обеспеI чиваетпоступпение второго ТИ на вход счетчика 20. Одновременно сиг-. нал со второго выхода дешифратора 27 воздействует на вход триггера 28, на другой вход которого подана лог. 1 с элемента 13 коммутации через третий выход третьей группы БУ 4 и второй вход первой группы блока 9 ГКО. На выходе триггера 28 по вл етс  сигнал РАБ-К, поступающий через первый выхо;ч третьей группы блока 9 ГКО в интерфейс ввода вывода УВУ НМЛ. С приходом: второго ТИ в счетчик 20 на третьем выходе дешифратора 27 по вл етс  сигнал, обеспечивающийчерез элемент ИЛИ 26 поступление третьего ТИ на вход счетчика 20 и воздействующий на вход триггера 29. На выходе последнего по вл етс  сигнал АДР-К, поступающий в интерфейс ввода - вывода череэ второй выход третьей группы блока 9 ГКО и воздействующий также на вход элемента И 31, что разрешает прохождение адреса с выхода узла 47 формировани  через элемент И 31, элемент ИЛИ 45 и седьмой - п тнадцатый выходе .1 третьей группы блока 9 ГКО по ШИН-К в интерфейс. С приходом третьего ТИ в счетчике 20 на четвертом выходе дешифратора 27 по вл етс  сигнал , посредством которого на выходах триггера 32 по вл ютс  сигналы ВБР-К и РВБ-К, поступающие соответственно через третий и четвертый выходы третьей группы блока 9 ГКО в интерфейс ввода-вывода, и одновременно подготавливаетс  элемент И 30 к приему сигнала РАБ-А, из интерфейса. В ответ на последовательность сигналов РАБ-К, АДР-К, ВБР-К и РВБ-К инт рфейс выдает сигнал РАВ-А, которыйA KCI signal appears at the output of counter 15, which through the second input and the third output of the switch 16, the third output of the first group of control unit 4 and the third input of the first group of buffer storage unit 5 goes to the second control input of the memory node 50 and translates the latter is in the Waiting state for entering information into it (d. 9a, b, c, plot 105). The signal KC1 to the counting input of the trigger 14 changes at its output the values of the signals% 1 and 7.2 to the opposite (Fig. 9a, b, c, plots 99, 100), which, arriving at the input group of the switch 16, provide the TI through the Third input and the second output ko {mutator 16, the second output of the first group of BU 4 and the second input of the first group of the buffer memory block 5 to the first control section of the memory node 51 (Fig. 9a, b, c, plot 106), from which reading of the next line begins. The signal KS1, coming through the fourth output of the third group of control unit 4 to the first input of the first group of the state standardized control unit 9, transfers the latter to the state of signal exchange. Initial sampling with the I / O interface of the CID NML. At the same time, a read command is sent to the I / O interface from the node 46 of the formation of the GKO block 9, read out, formed in the node of formation 46 under the action of the log. I, arriving at the first input of the last from the third output of the switch 1I WU 4 through the second output of the third group of the last and the fourth 1-output of the first group of unit 9 T-bills. At the end of the Initial Sample from the input-output interface, the first 5pravlja (s input of the memory node 50 receives the INF-A clock pulses (Fig. 9a, b, c, plot 104) along the same circuit as in the Input mode, under the action which reads information from the ML and enters it into the node 50 of the memory; with the fifth twelfth inputs of the third group and the outputs of the second group of the GKO unit 9, the first to the eighth inputs of the second group of the block 5 to the fourth to the eleventh inputs of the memory node 50 (Fig 9a b, c, plot 109). The end of the entry of information about the line in the memory node 50 is determined by signal KS2 (Fig. 9a, b, c, plot 103) from the output of counter 17, to the counting input of which INF-A also arrives. Signal KS2, coming through the fifth output of the third group of control unit 4 to the fifth input of the first group of unit 9 T-bills , puts the latter into the Termination state of the operative with the subsequent transfer of it to the initial position, and the arrival of KS2 to the second control input of the memory node 50 for the same purpose as in the Input mode, prepares the latter for the stores stored in it information. Simultaneously with the entry of information from the ML into the node 50 of the memory, the reading information about the second line from memory node 51, as shown above. The amount of read information in this case is also determined by a counter 15, at the output of which, at the end of the reading, the signal KC1 is re-generated, the occurrence of which repeats the cycle of the device in the Output mode. It should be noted that in the first two cycles the empty line is read from the memory nodes of the buffer memory block 5, and in all subsequent cycles from the block 5 useful information will be read. The output of all information from the ML is completed when, at the next CC1 signal after the initial sampling, the code combination End of the zone (line) group that is decoded by the decoder 48 is sent to the fifth twelfth inputs of the third group of the GKO block 9. 9 T-bills (Fig. 3) and in the form of a prohibition signal from the second output of the first group of the latter through the first, the third input of the CU 4 group enters the fourth input of the pulse shaping unit 10, thereby terminating the operation of the last and all device as a whole. . The operation of the GKO unit 9 (Fig. 3) is characterized by three stages 1. Initial sampling, 2. Data transfer and 3. End of operations (Fig. 8a, b, plots 80, 81 and Fig. 9a b, c, plots 101, 102) . The initial sampling stage, identical for the Input and Output modes, starts after starting the sweep in scan block I with the appearance of the KC1 signal through the first input 1718 of the first group of the GKO block 9 on the counting input of the trigger 19, resulting in a high potential at the first input of the AND 24 element , at the third input of the latter, there is also a high potential from the first output of the decoder 27 through the element OR 26, since the counter 20 is in the initial state. This ensures the passage of TI from the output of the generator 25 through the second input. element AND 24 to the counting input of the counter 20. The first TI,. coming into the counter 20, excites the signal at the second output of the decoder 27, which, having passed the OR element 26, ensures the access of the second TI to the input of the counter 20. At the same time, the sig-. The signal from the second output of the decoder 27 acts on the input of the trigger 28, on the other input of which a log is filed. 1 from the switching element 13 through the third output of the third group of the CU 4 and the second input of the first group of the block 9 GKO. At the output of the trigger 28, a RAB-K signal is received via the first output; the third group of the T-bills unit of the GKO is connected to the I / O interface of the NLL. With the arrival of: the second TI in the counter 20 at the third output of the decoder 27 a signal appears, providing through the element OR 26 the third TI arrives at the input of the counter 20 and acts on the trigger input 29. At the output of the latter, the ADR-K signal arrives at the interface input - output through the second output of the third group of the GKO block 9 and acting also on the input of the AND 31 element, which allows passage of the address from the output of the node 47 of the formation through the AND 31 element, the OR 45 element and the seventh - fifteenth output .1 of the third group of the 9 GKO block on SHIN-K in the interface ys. With the arrival of the third TI in the counter 20, the fourth output of the decoder 27 introduces a signal, by means of which the outputs of the flip-flop 32 receive the VBR-K and RVB-K signals, respectively, coming through the third and fourth outputs of the third group of the GKO block 9 into the input interface - output, and at the same time preparing the element And 30 to receive the signal RAB-A, from the interface. In response to the sequence of signals RAB-K, ADR-K, VBR-K and RVB-K, the interface emits a RAV-A signal, which

через первый вход третьей группы блока 9 ГКО и элемент И 30 обеспечивает прохождение четвертого ТИ на вход счетчика 20 и снимает сигнал АДР-К и адрес с интерфейса, В ответ на сн  тие сигнала ДЦР-К на втором входе третьей группы блока 9 ГКО по вл етс  сигнал АДР-А, совместно с сигналом п того выхода дешифратора 27, воздействующим на вход элемента И 33 выходной сигнал последнего воздействует на триггер 32, снима  сигналы ВБР-К и РВБ-К/ а через п тый вход элемента ИЛИ 26 обеспечивает прохождение п того ТИ на вход счетчика 20, С приходом п того ТИ на шестом выходе дешифратора 27 по вл етс  сигнал , который совместно с сигналом АЦР-А воздействует на элемент И 34, выходной которого, пройд through the first input of the third group of the GKO block 9 and the element I 30 provides the passage of the fourth TI to the input of the counter 20 and removes the ADR-K signal and the address from the interface; In response to the removal of the DCR-K signal, at signal ADPA-A, together with the signal of the fifth output of the decoder 27, affecting the input of the element 33 and the output signal of the latter affects the trigger 32, removing the signals of VBR-K and RVB-K / a via the fifth input of the element OR 26 addition TI to the input of the counter 20, With the arrival of that TI on the pole The output of the decoder 27 is a signal that, together with the ACR-A signal, acts on an AND 34 element, the output of which

через элемент ИЛИ 36, вырабатывает сигнал УПР-К через п тый выход третьей группы блока 9 ГКО к интерфейсу , а также сигнал к элементам И 37 и 38, р-азрешан щий прохождение наthrough the element OR 36, generates a signal UPR-K through the fifth output of the third group of block 9 T-bills to the interface, as well as a signal to the elements And 37 and 38, allowing the passage

ШИН-К команды Резервирование или Запись/Чтение, сформированных соответственно , узлами 22 и 46 формировани . Управление вьщачей команд Запись или Чтение осуп1ествл етс  подачей соответственно лог. О или лог. 1 с третьего выхода тре .Тьей группы БУ 4 через четвертый вход первой группы блока 9 ГКО на первый вход узла 46 формировани . SHIN-K of the Backup or Write / Read command, formed respectively by the nodes 22 and 46 of the formation. Managing commands in the Write or Read command is implied by filing a log, respectively. About or log. 1 from the third output of the third group of the CU 4 through the fourth input of the first group of the T-unit 9 unit to the first input of the formation unit 46.

В.первой строке сигналом ДНС от блока 1 сканировани  на ШИН-К выводитс  команда Резервирование, а во всех последующих строках в зависимости от режима Ввод или Выводсоответственно команда Запись или .Чтение. В ответ на УПР-К в интерфейсе снимаетс  сигнал АДР-А, тем самым снима  сигнал УПР-К и команду , выставленную на 11МН-К. В результате этого интерфейс отвечает через четвертый вход третьей группы блока 9 ГКО сигналом УПР-А с байтом состо ни  Готово по ШИН-А (п тый двенадцатый входы третьей группы бло ка 9 ГКО), последний дешифруетс  дешифратором 48 Под воздействием сигналов со второго выхода дешифратора 48 ynP-Ai и шестого выхода девшфратора 27 элемент И 35 вырабатывает сигнал, обеспечивающий прохождение шестого ТИ на вход счетчика 20. С цриходом шестого ТИ на седьмом выходе дешифратора 27 по вл етс  сигнап, воздействующий одновременно с сигналом УПР-К на элемент И 40, выходной сигнал которЧ)го через элемент ИЛИ 2, шестой выход третьей группы блока 9 ГКО в виде,ИНФ-К поступает в интерфейс. В ответ на ИНФ-К интерфейс снимает сигнал УПР-А и байт состо ни  с ШИН-А, что, в свою очередь , снимает сигнал ИНФ-К, На этомB. The first line sends the Backup command from the scanning unit 1 to the SIN-K, and in all subsequent lines, depending on the Input or Output mode, the corresponding Write or .Read command. In response to the UPR-K, the ADR-A signal is removed at the interface, thereby removing the UPR-K signal and the command set to 11MN-K. As a result, the interface responds via the fourth input of the third group of the GKO unit 9 with the UPR-A signal with the Ready byte by BUSE-A (the fifth twelfth inputs of the third group of the GKO unit 9), the latter is decoded by the decoder 48 Under the influence of the signals from the second output of the decoder 48 ynP-Ai and the sixth output of the devshfratora 27 element And 35 generates a signal that ensures the passage of the sixth TI to the input of the counter 20. With the sixth TI's output, the seventh output of the decoder 27 appears at the same time as the UPR-K signal on the element 40, the output signal kotorCh) th through an OR 2, the sixth output unit 9 of the third group in the form of T-bills, IFN-K enters the interface. In response to the INF-K, the interface removes the UPR-A signal and the status byte from SHIN-A, which, in turn, removes the INF-K signal.

прекращаетс  этап Начальна  выборка и блок 9 ГКО переходит к следующему этапу Передача данных, включающего в себ  обмен данными между узлами 50 и 5I блока 5 буферной пам ти и интерфейсом. Передача данных при вводе осуществл етс  по принципуthe initial sampling stage is terminated and the TKO unit 9 proceeds to the next stage of the Data transfer, which includes the data exchange between the nodes 50 and 5I of the buffer memory block 5 and the interface. Data transfer during entry is carried out according to the principle

запрос-ответ. Интерфейс выставл ет сигнал ИНФ-А, означаю11 1й запрос на передачу байта данных. Высокие потенциалы на первом и втором входах элемента И 39 обеспечивают состо ние Ожидание. С приходом сигналаrequest-response. The interface sets an INF-A signal, meaning 11th 1st request to transmit a data byte. High potentials at the first and second inputs of the element And 39 provide a state of Waiting. With the arrival of the signal

ИНФ-А через третий вход третьей группы блока 9 ГКО на третий вход эле- мента И 39 последний вырабатывает сигнал, который через элемент ИЛИ 21, шестой выход третьей группы блока 9 ГКО в виде сигнала ИНФ-К поступает в интерфейс, а одновременно с сигналом воздействует на элемент И 41. Последний формирует строб, поступающий на вход элемента И 44, на входы группы которого в такте ИНФ-А поступает байт данных через входы второй группы блока9 ГКО из узлов 50 и 5 пам ти. Простробированна  информаци  с выходов группы элементов И 44 через элемент ИЛИ 45 выставл етс  на ШИН-К. По вление сигнала ИНФ-К ведет к прекращению сигнала ИНФ-А,, который, в свою очередь, прекращает ИНФ-К, После этого в интерфейсе вновь формируетс  ИНФ-А и процесс повтор етс  до полного освобождени  узлов 50 и 51 пам ти, которое; характеризуетс  по влением сигнгла КС2 на выходе счетчика 17 (фиг, 2), воздействующим через п тый вход первой группы блока 9 ГКО и элемент ИЛИ 49 на один из установочных входов триггера 23, измен   состо ние последнего таким образом, что его второй выход блокирует элемент И 39, прекраща  посьшку сигнала ИНФ-К в ответ на ИКФ-А, закрываетс  схема формировани  строба :к элементу И 44, прекраща  передачу данныхСи гнал ом с первого выхода триггера 23 через элемент ИЛИ 36 и п тый выход третьей группы блока 9 ГКО в интерфейс посьшаетс  сигнал УПР-К наличие которого означает, что переданный байт был последним. Н-а этом этап Передача данных в режиме Ввод прекращаетс . Передача данных при выводе осуществл етс  следующим образом. Интерфейс посыпает байт данных по 1IMH-A, сопровожда  его сигналом , который после стробировани  в элементе И 42, через выходы второй группы блока 9 ГКО заноситс  в узлы 50 и 51 пам ти блока 5. Сигнал ИНФ-А, воздейству  одновременно на элемент И 39, наход щийс  в состо нии Ожидани , формирует ответный сигнал ИНФ-К, поступающий через элемент ИЛИ 21 в интерфейс сигнализиру  о прин том байте даиных. Сигнал ИНФ-К снимает в интерфейсе сигнал ИНФ-А и байт данных с ШИН-А. Прекращение сигнала ИНФ-А, в свою очередь снимает сигнал ИНФ-К,После этого интерфейс посылает следующий байт данных, сопровожда  его сигналом ИНФ-А, и процесс передачи . данных повтор етс  до тех пор, пока ;не закончитс  зона на МП и интер|фейс на прекратит.передачу данных. 1По окончании.этапа Передача даншлх начинаетс  этап Окончание операции , идентичный дл  режимов Ввод и Вывод. Окончание операции начинаетс  посылкой сигнала УПР-А интерфейсом, сопровожда  его байтом состо ни  : Канал кончил по ШИН-А, который де ши(1ч ируетс  деши атором 48, сигнал с первого выхода которого совгместно с УПР-А воздействует на элемент И 18. На выходе последнего по  л етс  сигнал Конец зоны (к.з.) , сбрасываюпдай триггеры 19, 23 и счетчик 20 в исходное состо ние. Триггер 23 снимает, высокий потенциал с вход элемента ИЛИ 36, снима  тем самым . сигнал УПР-К fсформированного по око чании передачи данных в режиме Ввод Одновременно сигнал к.з., пройд , элемент ИЛИ 21, выставл ет сигнал ИНФ-К к интерфейсу, сигнализиру  о гфин тии байта состо ни  Канал кончил . В ответ в интерфейсе снимаютс  сигналы РАБ-А и УПР-А, что вызывает прекращение сигнала ИНФ-К. На этом . этап Окончание операции и весь процесс ввода/вывода одной строки (зоны) заканчиваетс . Ввод/вывод последующих строк осуществл етс  по описанному эыше алгоритму с приходом сигнала КС1 . Количество вводимых и выводимых строк зависит от объема фотоинформации и прекращаетс  при переводе элемента 13 коммутации в положение 2 Останов, в результате чего снимаетс  сигнал РАБ-К, обеспечива  логическое отключение блока 9 ГКО от интерфейса н прекращение его работы. Кроме того, вывод зон с МП может происходить до тех пор, пока после очере.ного этапа Начальна  /выборка по ШИН-А не поступит байт cocV то ни  Особый случай - маркер групгы зон (м.г.з.) в сопрово щении сигнала УПР-А. Байт состо ни  дешифрируетс  дешифратором 48, сигнал с третьего выхода которого совместно с УПР-А воздействует на элемент И 43, выходной сигнал которого через элемент ИЛИ 49 воздействует на один иэ установочных входов,7РИггера 23. Последний сигналом с первого выхода устанавливает высокий потенциал на, входе элемента ИЛИ 36, на выходе которого формируетс  сигнал УПР-К к интерфейсу. Последний переходит к этапу Окончание операции по алгоритму, описанному выше, и блок 9 ГКО возвращаетс  в исходное состо ние . Сигнал с выхода элемента И 43 посылаетс  также через второй выход первой группы блока 9 ГКО к узлу 10 формировани  импульсов как и сигнал Запрет {см. фиг, 2), запреща  прохождение ТИ на выход последнего. На этом прекращаетс  дальнейша  работа предлагаемого устройства . Принцип работы узла 22 формирова .ни  можно по снить, рассмотрев его блок-схеког (4иг. 5). Ери поступлении через третий вход узла 22 формировани  на счетный вход триггера 52 первого импульса от ДНС, триггер 52 принимает такое состо ние, при котором сигнал с его инверсного выхода воздействует на счетный вход триггера 53. При сигнале лог. 1 с пр мого выхода триггера 53 происходит прохождение кодовой комбинации команды Резервирование, набранной на входах элементов И 54 И 61, на первый - восьмой выходы последних и через элементы И 37, ИЛИ 45 блока 9 ГКО на ШИН-К интерфейса . С инверсного выхода триггера 53 на выход узла 22 фор1«1ровани  по ступает сигнал лог. О, который через второй вход узла 46 формировани  запрещает в последнем прохож .дение в это врем  команд Запись/Чте ние. По окончании операции.Резервирование по ШИН-А интерфейса через дешифратор 48 блока 9 ГКО на вьгходе элемента И 18 по вл етс  сиг нал к;з,, который через первый вход узла 22 формировани  поступает на вход установки в нуль триггера 53, переводит его в такое состо ние. При котором на входы элемента И 54 И 61 поступает сигнал лог. О, запрещающий дальнейшую передачу коман ды Резервирование во всех остальных строках, с инверсного выхода триггера 53 через выход узла 22 фор ыировани  на второй вход узла 46 формировани  поступает сигнап лог. 1, разрешающий прохождение команд | Запись/Чтение. i Так как по окончании операции Ввод/Вывод элемент 13 коммутации переводитс  в положение 2 Останов (фиг. 2),сигнап от элемента 13 комнутации через третий выход третьей rpyniai БУ 4, второй вход первой гру пы блока 9 ГКО поступает через второй вход узла 22 формировани  на вход установки в нуль триггера 52, что переводит последний в исходное состо ние. При следующей операции Ввод/Вывод процесс формировани  команды Резервирование повтор етс Принцип работы узла 46 формирова ни  команд Запись/Чтение можно по  снить, рассмотрев его блок-схему (4мг. 6), При выполнении операции Ввод на первый вход узла 46 формировани  через четвертый вход первой группы блока 9 ГКО поступает сигнал лог. О, при этом на одном из входов элемента И 70 по вл етс  сигнал  ог. о, а на одном из входов элемента И 69 - сигнал лог. I обеспечивающие формирование кодовой 724 комбинации команды Запись, Пр.охождение этой кодовой комбинации на первый - восьмой выходы узла 46 фор мровгат  и через элементы И 38, ИЛИ 45 блока 9 ГКО на UJHH-K интерфейса обеспечиваетс  поступлением сигнала лог, 1 на второй вход узла 46 формирование с узла 22 формировани  во всех последующих строках, кроме первой. При выполнении операции Вывод на первый вход.узла 46 формировани  поступает сигнал лог. l, при этом на одном из входов элементов И 69 и 70 по вл ютс  соответственно сигналы лог, О и лог, Г обеспечивающие формирование кодовой комбинации команды Чтение. Прохождение этой кодовой комбинации на первый-восьмой выходы узла 46 формировани  и в интерфейс ввода-вывода осуществл етс  также,как и команды Запись, Формирование адреса осуществл етс  узлом 47 формировани  фиг, 7) путем установки перекггючател  71 в соответствующее положение. Так как к интерфейсу ввода-вывода через УВУ ЕС-5517 может быть подключено до восьми НЮ (2), то блок-схема узла 47 формировани  11озвол ет сфоркмровать адрес любого из восьми НМЛ, Предлагаемое устройство позвол ет вводить и выводить полутоновую информацию, например, на НМЛ ЭВМ независимо от работы 1троце ссор а, дл  ее дальнейшей обработки, исключа  затраты машинного времени в процессе ввода-вывода, открывает широкие возможности по увеличению скорости ввода-вывода пал утоновой информации , исключив из тракта передачи информации низкоскоростные устройства ввода с перфолент и вывода на перфоленту, котора , в конечном счете, будет определ тьс  только быстродействием НИЛ. Данное изобретение облегчает решение задачи подготовки и обработки больших массивов информации , полученныхв результате экспериментов самого широкого назначени  при одновременном увеличении эффективности использовани  ЭВМ,INF-A through the third input of the third group of the 9 GKO unit to the third input of the And 39 element generates a signal that through the element OR 21, the sixth output of the third group of the 9 GKO unit as an INF-K signal enters the interface, and simultaneously with the signal acts on the element And 41. The latter forms a strobe arriving at the input of the element I 44, the inputs of the group of which in the INF-A cycle receive a data byte through the inputs of the second group of the GKO from the nodes 50 and 5 of the memory. Prostrated information from the outputs of the AND 44 group of elements through the OR 45 element is exposed to SHIN-K. The appearance of the INF-K signal leads to the termination of the INF-A signal, which, in turn, terminates the INF-K. After that, the INF-A interface is formed again and the process repeats until the memory nodes 50 and 51 are completely free. ; characterized by the occurrence of the signal KC2 at the output of the counter 17 (fig. 2), acting through the fifth input of the first group of the TOR block 9 and the element OR 49 at one of the installation inputs of the trigger 23, changing the state of the latter so that its second output blocks the element And 39, stopping the INF-K signal in response to the IKF-A, closes the gate forming circuit: to AND 44, stopping data transmission C and C from the first output of the trigger 23 via the OR 36 element and the fifth output of the third group of the GKO in 9 interface is brought up signal UPR-K which means that the transmitted byte was the last one. In this phase, Data transfer in Input mode is terminated. The data transfer in the output is as follows. The interface sprinkles a byte of data over 1IMH-A, followed by a signal, which, after gating in an And 42 element, through the outputs of the second group of block 9 of the GKO is entered into nodes 50 and 51 of the memory of block 5. The INF-A signal will act simultaneously on the And 39 element being in the Waiting state, it forms the response signal INF-K, coming through the element OR 21 to the interface signaling about the received byte of dyne ones. The INF-K signal removes the INF-A signal in the interface and data bytes from the TIR-A. Termination of the INF-A signal, in turn, removes the INF-K signal. After that, the interface sends the next data byte, accompanied by its INF-A signal, and the transmission process. The data is repeated until the zone on the MP is out of order and the interface stops transmitting data. 1At the end of the stage Transfer of transmissions, the end of the operation stage is the same as for Input and Output modes. The end of the operation begins with the sending of the UPR-A signal by the interface, accompanied by its byte of the state: The channel is terminated by SHIN-A, which is deleted (1 hour at 48, the signal from the first output of which affects the element 18). the output of the latter is sent to the signal End of Zone (short-circuit), resetting triggers 19, 23 and counter 20 to the initial state. Trigger 23 removes a high potential from the input element OR 36, thereby removing the UPR-K signal generated by Data transfer in the Input mode Simultaneously signal short circuit, pass, e OR 21, exposes an INF-K signal to the interface, signaling the corrugation of the byte of the Channel terminated. In response, the RAB-A and UPR-A signals are removed at the interface, which terminates the INF-K signal. operations and the entire input / output process of a single line (zone) is completed. The input / output of subsequent lines is performed according to the algorithm described above with the arrival of a KC1 signal. The number of input and output lines depends on the amount of photo information and stops when switching the switching element 13 to position 2 Stop , to cut ltate signal which is removed RAB-K, providing a disabling logic unit 9 from the interface GKO n termination of its operation. In addition, the output of zones from the MP can occur until after the initial phase of the Initial / sample over SHIN-A the cocV byte is received, this is not a special case — the zone group marker (mpg) is accompanied by a signal UPR-A. The status byte is decrypted by the decoder 48, the signal from the third output of which, together with the UPR-A, acts on the element AND 43, the output of which through the element OR 49 affects one of the installation inputs, 7 of the trigger 23. The last signal from the first output sets the high potential to, the input element OR 36, the output of which is formed signal UPR-K to the interface. The latter proceeds to the End of operation step according to the algorithm described above, and the T-bills 9 unit returns to the initial state. The signal from the output of the AND element 43 is also sent via the second output of the first group of the GKO block 9 to the pulse generation unit 10 as well as the Ban signal {see. Fig, 2), prohibiting the passage of TI to the output of the latter. This stops the further operation of the proposed device. The principle of operation of the node 22 of a form can be clarified by considering its block diagram (4ig. 5). If the first pulse from DNS starts up through the third input of the formation unit 22 to the counting input of the trigger 52, the trigger 52 assumes such a state that the signal from its inverse output acts on the counting input of the trigger 53. With a signal log. 1 from the direct output of the trigger 53, the code combination of the Reservation command typed at the inputs of the And 54 And 61 elements passes; the first - the eighth outputs of the last one and through the And 37, OR 45 of the GKO unit on the TIR-K interface. From the inverted output of the trigger 53 to the output of the node 22 of Form1, the signal enters a signal log. O, which through the second input of the formation unit 46 prohibits in the last the passage at this time of the commands Write / Read. At the end of the operation. Reserving via the BUS-A interface through the decoder 48 of the STB unit 9 at the input of the element 18 And appears to; 3, which through the first input of the formation unit 22 enters the input of the setting at the zero of the trigger 53, translates it into such a state. In which the inputs of the element And 54 And 61 receives a signal log. O, which prohibits the further transfer of the Backup command in all other lines, from the inverse output of the trigger 53 through the output of the 22 forming unit to the second input of the shaping unit 46 receives a signal log. 1, allowing the passage of commands | Write / Read. i Since at the end of the Input / Output operation the switching element 13 is transferred to the Stop position 2 (Fig. 2), the signal from the switching element 13 through the third output of the third rpyniai of the CU 4, the second input of the first group of the GKO unit 9 goes through the second input of the node 22 the formation at the input of the setup to zero of the trigger 52, which brings the latter into the initial state. In the next operation Input / Output, the process of forming a command is repeated. The reservation repeats the principle of operation of the node 46 of the Record / Reading commands and forms can be answered by considering its block diagram (4mg. 6). When performing the operation Input to the first input of the formation unit 46 through the fourth input The first group of block 9 of T-bills receives a signal log. O, and at one of the inputs of the element And 70 a signal og appears. o, and on one of the inputs of the element And 69 - the signal log. I ensure the formation of the code 724 command combination Record, Locating this code combination on the first to eighth outputs of the 46th format node and through the elements AND 38, OR 45 of the block of 9 T-bills on the UJHH-K interface is provided with a signal from the log, 1 to the second input of the node 46 forming from the node 22 forming in all subsequent lines, except the first. When performing the operation, the output to the first input node 46 of the formation receives a log signal. l, while on one of the inputs of the elements And 69 and 70 there appear respectively the signals log, O and log, G providing the formation of the code combination of the Read command. The passage of this code combination to the first to eighth outputs of the node 46 of the formation and the I / O interface is carried out as well as the Record commands. The address is formed by the formation node 47 of FIG. 7) by setting the jumper 71 to the appropriate position. Since up to eight NUs (2) can be connected to the I / O interface via the EC-5517, the block diagram of the node 47 of the formation 11 allows you to generate the address of any of the eight NMLs, the proposed device allows you to enter and output half-tone information, for example on an NML computer, regardless of the work of 1TROTESS, for its further processing, eliminating the cost of computer time in the input-output process, it opens up broad possibilities for increasing the input-output speed of the dump information, excluding low-speed information from the information transmission path Punched tape and punched tape input devices, which will ultimately be determined only by the performance of the NRL. This invention facilitates the solution of the problem of preparing and processing large amounts of information obtained as a result of experiments of the widest use while simultaneously increasing the efficiency of using computers.

////

II

КонмуЁ mamof 2Konmuo mamof 2

.-о Э/1епент Jo коммутации , у.-o e / 1up jo switching, y

ГR

fi/70/r управлени  и синхронизацииfi / 70 / r control and synchronization

/ 2/ 2

/fo«wш/ fo "wш

Ш г.W g

аbut

fnctmopfnctmop

II

gg

/ff/ ff

I 1I 1

Ж iJF iJ

I 1I 1

ЛС2LS2

Счетчиц 17Counters 17

Риг.бRig.b

г/г/g / g /

ту вы .ЗкоНч УНthat you .ZkoNch UN

ЯЛЛАЛЛЛ 9 .8аALLALL 9 .8a

Рие.9аРие.9а

.95.95

Claims (4)

1. УСТРОЙСТВО ДЛЯ ВВОДА- . ВЫВОДА ПОЛУТОНОВОЙ ИНФОРМАЦИИ, содержащее блок сканирования, аналого-цифровой преобразователь, цифроаналоговый преобразователь, блок управления и синхронизации, выход которого подключен к первому входу аналого-цифрового преобразователя и входу цифроаналогового преобразователя, выход которого подключен к входу блока сканирования,· выход которого подключен к второму входу аналого-цифрового преобразователя, выходы первой и второй групп блока сканирования подключены соответственно к входам первой и второй групп блока управления и. синхронизации, отличающее е с я тем, что, с целью повышения быстродействия устройства, оно со держит блок буферной памяти, блок генерации команд обмена, первый, второй и третий коммутаторы, к выходам первой группы блока управления й синхронизации подключены входы первой группы блока буферной памяти , к входам второй группы которого подключены выходы первого коммутатора, к входам первой группы которого и входам первой группы вто рого коммутатора подключены выходы второй группы блока управления и синхронизации, к входам второй группы второго коммутатора подключены выходы блока буферной памяти, выходы второго коммутатора подключены к входам первой группы третьего коммутатора, выходы первой группы которого подключены к входам второй группы первого коммутатора, выходы аналого-цифрового гдееобразоватепя подключены к входам второй группы третьего коммутатора, выходы второй группы которого подключены к входам группы цифро-аналогового преобразователя, выходы третьей группы блока управления и синхронизации подключены к входам первой группы блока генерации команд обмена, выходы первой группы которого подключены к входам третьей группы блока управления и синхронизации, выходы второй группы блока управления и синхронизации, выходы второй группы блока генерации команд обмена подключены к входам третьей группы третьего коммутатора, выходы которой подключены к входам второй группы блока генерации команд обме1164717 на, выходы и входы третьих групп ко1164717 торого являются соответственно выходами и входами устройства.1. DEVICE FOR INPUT-. OUTPUT OF HALF DIGITAL INFORMATION containing a scanning unit, analog-to-digital converter, digital-to-analog converter, control and synchronization unit, the output of which is connected to the first input of the analog-to-digital converter and the input of the digital-to-analog converter, the output of which is connected to the input of the scanning unit, · the output of which is connected to the second the input of the analog-to-digital converter, the outputs of the first and second groups of the scan unit are connected respectively to the inputs of the first and second groups of the control unit and. synchronization, distinguished by the fact that, in order to increase the speed of the device, it contains a buffer memory unit, an exchange command generation unit, first, second and third switches, the inputs of the first group of the buffer memory unit are connected to the outputs of the first group of the synchronization control unit , to the inputs of the second group of which the outputs of the first switch are connected, to the inputs of the first group of which and the inputs of the first group of the second switch are connected the outputs of the second group of the control and synchronization unit, to the inputs of the second group of the second about the switch, the outputs of the buffer memory block are connected, the outputs of the second switch are connected to the inputs of the first group of the third switch, the outputs of the first group of which are connected to the inputs of the second group of the first switch, the analog-digital outputs are connected to the inputs of the second group of the third switch, the outputs of the second group of which are connected to the inputs of the digital-to-analog converter group, the outputs of the third group of the control and synchronization unit are connected to the inputs of the first group of the exchange command generation unit, you the odes of the first group of which are connected to the inputs of the third group of the control and synchronization unit, the outputs of the second group of the control and synchronization unit, the outputs of the second group of the exchange command generation unit are connected to the inputs of the third group of the third switch, the outputs of which are connected to the inputs of the second group of the command generation unit exchange 1164717 on, the outputs and inputs of the third groups of which are respectively the outputs and inputs of the device. 2. Устройство по π. I, отличающееся тем, что блок управления и синхронизации содержит четвертый и пятый коммутаторы, первый и второй счетчики, первый триггер, элемент коммутации, первый элемент И и узел формирования импульсов, к первому входу которого подключен первый выход четвертого коммутатора, второй выход которого подключен к первому входу первого элемента И, выход которого подключен к второму входу узла формирования импульсов, первый вход элемента коммутации подключен к шине логической единицы, а его выход подключен к первому входу первого триггера, второму входу первого элемента И и третьему входу узла формирования импульсов, выход первого счетчика подключен к его первому входу, второму входу пятого коммутатора, второму входу первого триггера, выходы которого подключены к группе входов пятого коммутатора и являются второй группой выходов блока, третий выход четвертого коммутатора подключен к первому входу пятого коммутатора, выходы которого являются первой группой выходов блока, второй вход элемента коммутации подключен к шине логического нуля, выход узла формирования импульсов подключен к второму входу первого счетчика, третьему входу пятого коммутатора и является выходом блока, выход второго счетчика подключен к его второму входу и пятому входу пятого коммутатора, четвертый вход которого объединен с первым входом второго счетчика, первый, второй, третий и четвертый входы четвертого коммутатора являются входами первой и второй групп блока соответственно, четвертый вход узла -формирования импульсов и первый вход второго счетчика являются входами третьей группы блока, выходы первого и второго счетчиков, элемента коммутации, первого элемента И, третий выход четвертого коммутатора являются выходами третьей группы блока.2. The device according to π. I, characterized in that the control and synchronization unit contains the fourth and fifth switches, the first and second counters, the first trigger, the switching element, the first element And and the pulse generating unit, to the first input of which the first output of the fourth switch is connected, the second output of which is connected to the first input of the first AND element, whose output is connected to the second input of the pulse forming unit, the first input of the switching element is connected to the logical unit bus, and its output is connected to the first input of the first trigger, in to the first input of the first element And and the third input of the pulse forming unit, the output of the first counter is connected to its first input, the second input of the fifth switch, the second input of the first trigger, the outputs of which are connected to the group of inputs of the fifth switch and are the second group of outputs of the block, the third output of the fourth switch connected to the first input of the fifth switch, the outputs of which are the first group of block outputs, the second input of the switching element is connected to the logical zero bus, the output of the pulse forming unit It is connected to the second input of the first counter, the third input of the fifth switch and is the output of the unit, the output of the second counter is connected to its second input and the fifth input of the fifth switch, the fourth input of which is combined with the first input of the second counter, the first, second, third and fourth inputs of the fourth switch are the inputs of the first and second groups of the block, respectively, the fourth input of the pulse forming unit and the first input of the second counter are the inputs of the third group of the block, the outputs of the first and second counters, element and switching, the first element And, the third output of the fourth switch are the outputs of the third group of the block. 3. Устройство по π. 1, отличающееся тем, что блок генерации команд обмена содержит генератор импульсов, со второго по шестнадцатый элементы И, с первого по пятый элементы ИЛИ, со второго по шестой триггеры, первый и второй дешифраторы, третий счетчик, первый, второй и третий формирователи, выход второго элемента И подключен к второму входу второго триггера, первому входу, третьего счетчика, первому входу первого элемента ИЛИ, первому входу первого формирователя, первому входу третьего триггера, выход второго триггера подключен к первому входу третьего элемента И, к второму входу которого подключен выход генератора импульсов, к третьему входу третьего элемента И подключен выход второго элемента ИЛИ, выход третьего элемента И подключен к второму входу третьего счетчика, выходы которого подключены к входам первого дешифратора/ первый выход которого подключен к первому входу второго элемента ИЛИ, второй вход, которого и первый вход четвертого триггера подключены к второму выходу первого дешифратора, второй вход четвертого триггера объединен с вторым входом первого формирователя, третий выход первого дешифратора подключен к третьему входу второго элемента ИЛИ и первому входу пятого триггера, к второму входу которого и четвертому входу второго элемента ИЛИ подключен выход четвертого элемента И, выход пятого триг.гера подключен к входу пятого элемента И, четвертый выход первого дешифратора подключен к первому входу шестого триггера и первому вхо-. ду четвертого элемента И, пятый выход первого дешифратора подключен к первому входу шестого элемента И, второй вход которого и первый вход седьмого элемента И объединены, выход шестого элемента И подключен к второму входу шестого триггера и пятому входу второго элемента ИЛИ/ шестой выход первого дешифратора подключен к второму входу седьмого элемента И и первому входу восьмого элемента И, выход седьмого элемента И подключен к первому входу третьего элемента ИЛИ и входам девятого и десятого элементов И, к второму входу третьего элемента ИЛИ подключен первый выход третьего триггера, второй выход которого подклю чен к первому входу одиннадцатого элемента И, седьмой выход первого дешифратора подключен к второму входу одиннадцатого и первому входу двенадцатого элементов И, первые входы.тринадцатого и четырнадцатого и третий вход одиннадцатого элементов И объединены, выход одиннадцатого элемента И подключен к второму входу первого элемента ИЛИ, к третьему входу которого подключей выход двенадцатого элемента И, второй вход которого объединен с первыми в ход ат второго и . пятнадцатого элементов И и вторым входом восьмого элемента И, выход первого элемента ИЛИ подключен к второму входу тринадцатого элемента И, выход которого подключен к входу шестнадцатого элемента И, входы группы которого являются входат второй группы блока, а выходы подключены к входам первой группы четвертого элемента ИЛИ, выходы группы первого формирователя подключены к входам группы девятого элемента И, выходы которого подключены к входам второй группы четвертого элемента ИЛИ, выход первого формирователя подключен к второму входу второго формирователя, выходы которого подключены к входам группы десятого элемента И, выхо-1 ды которого подключены к входам тре-г· тьей группы четвертого элемента ИЛИ, выходы третьего формирователя подключены к входам группы пятого элемента И, выходы которого подключены к входам четвертой группы четвертого элемента ИЛИ, с первого по восьмой входы второго дешифратора и со второго по девятый входы четырнадцатого элемента И соответственно объединены, выходы четырнадцатого эле мента И являются выходами второй группы блока, первый выход второго дешифратора подключен к второму входу второго элемента И, второй выход второго дешифратора подключен к третьему входу восьмого элемента И, третий выход второго дешифратора подключен к второму входу пятнадцатого элемента И, выход которого подключен к первому входу пятого элемента ИЛИ, выход которого подключен к второму входу третьего триггера, выходы восьмого элемента И подключены к шестому входу второго элемента ИЛИ, третий вход одиннадцатого элемента И и первый вход пятого элемента ИЛИ являются первой группой выходов блока, первый вход второго и второй вход четвертого триггеров, третий вход первого формирователя, второй вход пятого элемента ИЛИ и первый вход второго фортрователя являются входат первой группы блока, вторые входы четвертого, шестого и двенадцатого элементов И, ·' третий вход одиннадцатого элемента И, с первого по восьмой входы второго дешифратора являются входами третьей группы блока, выходы четвертого элемента ИЛИ, четвертого, пятого, шестого триггеров, первого и третьего элементов ИЛИ являются выходами третьей групты блока.3. The device according to π. 1, characterized in that the exchange command generation unit comprises a pulse generator, from the second to sixteenth AND elements, from the first to fifth OR elements, from the second to sixth triggers, the first and second decoders, the third counter, the first, second and third shapers, the output the second AND element is connected to the second input of the second trigger, the first input, the third counter, the first input of the first OR element, the first input of the first driver, the first input of the third trigger, the output of the second trigger is connected to the first input of the third element And, to the second input of which the pulse generator output is connected, the output of the second OR element is connected to the third input of the third AND element, the output of the third AND element is connected to the second input of the third counter, the outputs of which are connected to the inputs of the first decoder / whose first output is connected to the first input of the second OR element, the second input of which and the first input of the fourth trigger are connected to the second output of the first decoder, the second input of the fourth trigger is combined with the second input of the first driver, the third output is not the first decoder is connected to the third input of the second OR element and the first input of the fifth trigger, to the second input of which and the fourth input of the second OR element the output of the fourth AND element is connected, the output of the fifth trigger is connected to the input of the fifth AND element, the fourth output of the first decoder is connected to the first the entrance of the sixth trigger and the first input. to the fourth element And, the fifth output of the first decoder is connected to the first input of the sixth element And, the second input of which and the first input of the seventh element And are combined, the output of the sixth element And is connected to the second input of the sixth trigger and the fifth input of the second OR / sixth output of the first decoder to the second input of the seventh element And and the first input of the eighth element And, the output of the seventh element And is connected to the first input of the third element OR and the inputs of the ninth and tenth elements And, to the second input of the third element And And the first output of the third trigger is connected, the second output of which is connected to the first input of the eleventh element And, the seventh output of the first decoder is connected to the second input of the eleventh and first input of the twelfth element And, the first inputs. The thirteenth and fourteenth and the third input of the eleventh element And are combined, the output the eleventh element And is connected to the second input of the first element OR, to the third input of which connect the output of the twelfth element And, the second input of which is combined with the first in the course of the second and. of the fifteenth AND element and the second input of the eighth AND element, the output of the first OR element is connected to the second input of the thirteenth AND element, the output of which is connected to the input of the sixteenth AND element, the group inputs of which are inputs of the second block group, and the outputs are connected to the inputs of the first group of the fourth OR element , the outputs of the group of the first driver are connected to the inputs of the group of the ninth element AND, the outputs of which are connected to the inputs of the second group of the fourth element OR, the output of the first driver is connected to the second input in orogo generator which outputs are connected to inputs of the tenth group of AND trav- 1 rows are connected to inputs Thr-g-tey groups fourth OR gate, the outputs of the third driver are connected to inputs of the fifth AND gate group which outputs are connected to inputs of the fourth group of the fourth OR element, from the first to the eighth inputs of the second decoder and from the second to the ninth inputs of the fourteenth element And, respectively, are combined, the outputs of the fourteenth element And are the outputs of the second group of the block, the first output is T the horn decoder is connected to the second input of the second element And, the second output of the second decoder is connected to the third input of the eighth element And, the third output of the second decoder is connected to the second input of the fifteenth element And, the output of which is connected to the first input of the fifth element OR, the output of which is connected to the second input the third trigger, the outputs of the eighth AND element are connected to the sixth input of the second OR element, the third input of the eleventh AND element and the first input of the fifth OR element are the first group of block outputs, the first the second input of the second and second input of the fourth flip-flops, the third input of the first shaper, the second input of the fifth OR element and the first input of the second fortifier are the inputs of the first block group, the second inputs of the fourth, sixth and twelfth elements AND, · 'the third input of the eleventh element And, from the first the eighth inputs of the second decoder are the inputs of the third group of the block, the outputs of the fourth OR element, the fourth, fifth, sixth triggers, the first and third OR elements are the outputs of the third group unit. 4. Устройство по π. 1, отличающееся тем, что блок буферной памяти содержит первый и второй узлы памяти, входы первых групп которых являются в ход ат первой группы блока, входы вторых групп узлов памяти являются входами второй группы блока, выходы узлов памяти являются выходами блока.4. The device according to π. 1, characterized in that the buffer memory block contains the first and second memory nodes, the inputs of the first groups of which are used at the first group of the block, the inputs of the second groups of memory nodes are the inputs of the second group of the block, the outputs of the memory nodes are the outputs of the block. 1 ’ - 1 '-
SU843707000A 1984-03-15 1984-03-15 Half-tone information input-output device SU1164717A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843707000A SU1164717A1 (en) 1984-03-15 1984-03-15 Half-tone information input-output device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843707000A SU1164717A1 (en) 1984-03-15 1984-03-15 Half-tone information input-output device

Publications (1)

Publication Number Publication Date
SU1164717A1 true SU1164717A1 (en) 1985-06-30

Family

ID=21105922

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843707000A SU1164717A1 (en) 1984-03-15 1984-03-15 Half-tone information input-output device

Country Status (1)

Country Link
SU (1) SU1164717A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Космические исследовани земных ресурсов. М.: Наука, 1975. Устройство ввода-вывода полуто.новой информации в ЭВМ на базе серийного фототелеграфного оборудовани (УБВИ) Инв. № Б. 814230. Гос. per. № 79070374 ВНТИЦ. *

Similar Documents

Publication Publication Date Title
US3611141A (en) Data transmission terminal
CA1161503A (en) Receiver apparatus for converting optically encoded binary data to electrical signals
US4047246A (en) I/O bus transceiver for a data processing system
SU1164717A1 (en) Half-tone information input-output device
FR2682244B1 (en) SYNCHRONIZATION DEVICE FOR THE END EQUIPMENT OF A DIGITAL TELECOMMUNICATIONS NETWORK WITH TRANSFER IN ASYNCHRONOUS MODE.
US4047201A (en) I/O Bus transceiver for a data processing system
US3555184A (en) Data character assembler
US3898387A (en) Digital data switching system utilizing voice encoding and decoding circuitry
US4551583A (en) Control signal transmission system for key telephone system
KR850000727B1 (en) Digital data transferring apparatus between mass memory and ram
SU1443001A1 (en) Device for interfacing electronic computers
SU1538172A1 (en) Device for interfacing terminal device with multiplex channel of information transmission
SU1068927A1 (en) Information input device
GB1184601A (en) Data Handling System.
SU1524060A1 (en) Device for interfacing computer with fax machine
SU1282143A1 (en) Information input device
SU1677856A1 (en) Pulse length discriminator
SU1352443A1 (en) Information transmission device
SU1571585A1 (en) Multichannel device for connection of subscribers to common trunk
SU1755289A1 (en) User-digital computer interface
SU1383513A1 (en) Binary-to-unit-counting code converter
RU1798790C (en) Device for interface between computer and communication channels
SU1376095A1 (en) Computer interfacing device
SU1633387A1 (en) Data output device
SU1042025A1 (en) Microprogram loading control device