Изобретение относитс к радиотехнике и может быть использовано в быстродействующих системах фазовой синхронизации. Известно , устройство частотно-фазовой автоподстройки, в котором счетчик включен в кольцо автоматической подстройки частоты 1. Однако устройство обладает недостаточным быстродействием и низкой точностью. Наиболее близким к изобретению по технической сущности вл етс устройство дл фазовой автоподстройки частоты, содержащее соединенные в кольцо управл емый генератор, фазовый детектор, второй вход которого вл етс сигнальным входом устройства , фильтр нижних частот и усилитель посто нного тока, датчик направлени перестройки , подключенный к выходу фильтра нижних частот, дискретный, интегратор, выполненный в виде соединенных последовательно реверсивного счетчика и цифроаналогового преобразовател , выход которого соединен с вторым входом управл емого генератора, два генератора тактовых импульсов , выходы которых соединены со счетным входом реверсивного счетчика дискретного интегратора соответственно через первый и второй элементы И 2. Однако известное устройство имеет низкое быстродействие. Цель изобретени - повыщение быстродействи . Поставленна цель достигаетс тем, что в устройстве дл частотно-фазовой автоподстройки частоты, содержащем соединенные в кольцо управл емый генератор, фазовый детектор, второй вход которого вл етс сигнальным входом устройства, фильтр нижних частот и усилитель посто нного тока, датчик направлени перестройки, подключенный к выходу фильтра нижних частот, дискретный интегратор, выполненный в виде соединенных последовательно реверсивного счетчика и цифроаналогового преобразовател , выход которого соединен с вторым входом управл емого генератора, два генератора тактовых импульсов, выходы которых соединены со счетным входом реверсивного счетчика дискретного интегратора соответственно через первый и второй элементы И, параллельно входам фазового детектора подключен цифровой частотный детектор, между его противофазными выходами и пр мым реверсным входами реверсивного счетчика включены соответственно последовательно соединенные третий элемент И и первый сумматор и последовательно соединенные четвертый элемент И и второй сумматор, между противофазными выходами датчика направлени перестройки и другими входами первого и второго сумматоров включены соответственно п тый и щестой элементы И, к третьему выходу цифрового частотного детектора подключен индикатор частотной расстройки, неинвертирующий выход которого подключен к вторым входам первого, третьего и четвертого элементов И, а инвертирующий - к вторым входам второго, п того и щестого элементов И. На чертеже приведена структурна электрическа схема устройства дл частотнофазовой автоподстройки частоты. Устройство содержит соединенные в кольцо управл емый генератор 1, фазовый детектор 2, фильтр 3 нижних частот и усилитель 4 посто нного тока, датчик 5 направлени перестройки, цифровой частотный детектор 6, индикатор 7 частотной расстройки, генераторы 8 и 9 тактовых импульсов, первый 10, второй 11, третий 12, четвертый 13, п тый 14 и шестой 15 элементы И, первый 16 и второй 17 сумматоры, дискретный интегратор 18, включающий в себ реверсивный счетчик 19 и цифроаналоговый преобразователь 20. Устройство работает следующим образом . В исходном состо нии частоты управл емого генератора 1 и входного сигнала не равны. Разностна частота с третьего выхода цифрового частотного детектора 6 подаетс на индикатор 7 частотной расстройки , в качестве которого может быть использован частотный детектор, на второй вход которого подано периодическое напр жение, частота которого равна пороговой от генератора опорного сигнала, в котором эта частота сравниваетс с пороговым значением , выбираемым близким к полосе захвата кольца ФАПЧ без учета дискретного интегратора 18. Если величина частотной расстройки превышает пороговое значение, на счетный вход реверсивного счетчика 19 поступают через первый элемент И 10 импульсы с генератора 8 тактовых импульсов. С противофазных выходов цифрового частотного детектора 6 сигналы управлени направлением счета поступают при этом либо через третий элемент И 12 и первый сумматор 16, либо через четвертый элемент И 13 и сумматор 17. Код реверсивного счетчика 19 при этом измен етс , измен через цифроаналоговый преобразователь 20 напр жение на входе управлени управл емого генератора 1 в сторону уменьшени расстройки. Когда разностна частота становитс меньше пороговой, первый элемент И 10 закрываетс сигналом индикатора 7 частотной расстройки, который открывает второй элемент И 11, что обеспечивает подачу на счетный вход реверсивного счетчика 19 импульсов с генератора 9 тактовых импульсов. При этом сигналами индикатора 7 частотной расстройки запираютс элементы И 12 и 13 и подаетс разрешающий сигналThe invention relates to radio engineering and can be used in high-speed phase synchronization systems. It is known that the device is a frequency-phase self-tuning in which the counter is included in the ring of automatic frequency control 1. However, the device has insufficient speed and low accuracy. The closest to the invention in its technical essence is a device for phase locked loop, comprising a controlled oscillator connected in a ring, a phase detector, the second input of which is a signal input of the device, a low-pass filter and a DC amplifier, a tuning direction sensor connected to output low-pass filter, discrete, integrator, made in the form of a series-connected reversible counter and a digital-analog converter, the output of which is connected to the second th input controlled oscillator, the two clock generator, the outputs of which are connected to the counting input of down counter discrete integrator respectively through the first and second members and 2. However, the known device has a low speed. The purpose of the invention is to increase speed. The goal is achieved by the fact that in a device for frequency-phase-locked loop, which contains a looped controlled oscillator, a phase detector, the second input of which is the signal input of the device, a low-pass filter and a DC amplifier, a tuning direction sensor connected to output low-pass filter, discrete integrator, made in the form of a series-connected reversing counter and a digital-analog converter, the output of which is connected to the second control input A second oscillator, two clock pulses, the outputs of which are connected to the counter input of a discrete integrator reversible counter, respectively, through the first and second elements I, connect a digital frequency detector parallel to the inputs of the phase detector, serially connected between its anti-phase outputs and the forward reverse inputs of the reversible counter. the third element And the first adder and series-connected fourth element And the second adder, between the anti-phase outputs The signals of the tuning direction sensor and the other inputs of the first and second adders include the fifth and sixth And elements respectively, the third output of the digital frequency detector is connected to a frequency detuning indicator, the non-inverting output of which is connected to the second inputs of the first, third and fourth elements And, and the inverting one to the second inputs of the second, fifth, and schematic elements I. The drawing shows a structural electrical circuit of the device for frequency-phase self-tuning of the frequency. The device contains a looped controlled oscillator 1, a phase detector 2, a low-pass filter 3 and a direct current amplifier 4, a tuning direction sensor 5, a digital frequency detector 6, a frequency detuning indicator 7, clock generators 8 and 9, the second 11, third 12, fourth 13, fifth 14 and sixth 15 elements And, the first 16 and second 17 adders, discrete integrator 18, which includes a reversible counter 19 and a digital-analog converter 20. The device works as follows. In the initial state, the frequencies of the controlled oscillator 1 and the input signal are not equal. The difference frequency from the third output of the digital frequency detector 6 is applied to the frequency detuning indicator 7, for which a frequency detector can be used, the second input of which is supplied with a periodic voltage, whose frequency is equal to the threshold from the reference signal generator, in which this frequency is compared to the threshold a value chosen close to the capture bandwidth of the PLL without taking into account the discrete integrator 18. If the frequency detuning exceeds the threshold value, the counting input is reversible the first counter 19 is received through the first element And 10 pulses from the generator 8 clock pulses. From the antiphase outputs of the digital frequency detector 6, the counting direction control signals are received either through the third element 12 and the first adder 16 or through the fourth element 13 and the adder 17. The code of the reversible counter 19 changes in this case through the digital-to-analog converter 20 eg input control input of controlled generator 1 in the direction of decreasing detuning. When the differential frequency becomes less than the threshold, the first element 10 is closed by the signal of the frequency detuning indicator 7, which opens the second element 11, which provides a reverse counter 19 pulses from the generator 9 clocks to the counting input. In this case, the signals of the frequency detuning indicator 7 lock the elements And 12 and 13 and the enabling signal is supplied
на п тый и шестой элементы И 14 и 15, что обеспечивает подключение датчика 5 направлени перестройки к входам управлени направлени счета реверсивного счетчика 19 либо через п тый элемент И 14 и первый сумматор 16, либо через шестой элемент И 15 и сумматор 17. В результате код реверсивного счетчика 19 измен етс , уменьша тем самым ошибку по фазе.on the fifth and sixth elements And 14 and 15, which provides for the connection of the adjustment sensor 5 to the control inputs of the counting direction of the reversible counter 19 either through the fifth element And 14 and the first adder 16, or through the sixth element And 15 and the adder 17. As a result the reversible counter code 19 is changed, thereby reducing the phase error.
Положительный эффект от использовани изобретени состоит в том, что сначалаThe positive effect of using the invention is that first
параллельно аналоговому кольцу ФАП работает кольцо цифровой ЧАП, что обеспе чивает быструю компенсацию начальной частичной расстройки и создает услови захвата по кольцу ФАП, а затем кольцо ЧАП размыкаетс и дискретный генератор оказываетс подключенным параллельно аналоговому кольцу ФАП, что обеспечивает быстродействие в переходном режиме, широкую полосу захвата и малую фазовуюparallel to the analog PLL ring, the digital PLL ring operates, which provides rapid compensation of the initial partial detuning and creates conditions for capturing the PLL ring, and then the CP ring opens and the discrete oscillator is connected in parallel to the analog PLL ring, which provides a speed in a transient mode, a wide pickup band and small phase
ошибку в режиме синхронизма.synchronization mode error.