I Изобретение относитс к радиотех нике и может использоватьс в радио измерительной аппаратуре, радиосв зи и г.п. Цель изобретени - повьшение том ности, быстродействи и расширение динамического диапазона выходного сигнала. На фиг. 1 приведена структурна электрическа схема частотно-фазового детектора; на фиг. 2 - эпюра напр жени на интегрирующем конденсаторе- , на фиг. 3 - статическа частотна характеристика в частотно режиме; на фиг. 4 - статическа фазова характеристика частотно-фазового детектора. Частотно-фазовый детектор содержит частртно-фазовый дискриминатор 1, два ключа 2 и 3, интегрирующий конденсатор 4, сумматор 5, фильтр 6 нижних частот (ФНЧ), повторитель 7 напр жени и блок 8 положительной обратной св зи. Детектор работает следующим образом. Частотно-фазовый детектор имеет два режима работы: частотньй режим дл случа , если выходные частоты f и 2. равны между собой, т.е. f ; и фазовый режим дл случа , если fj .В частотном режиме в зависимости от соотношени входных частот и , цифровой частотно-фазо вьш дискриминатор 1 вьщает последовательность импульсов, следующих с разностной частотой A fi-{2 или lf Если-Е импульсы поступаю на ключ 2 и открывают его. При этом происходит увеличение напр жени на интегрирующем конденсаторе 4 до напр жени источника питани Е (фиг. 2). Если { : С импульсы поступают на ключ 3. В результат напр жение на интегрирующем конденсаторе 4 уменьшаетс до нул . Напр1Я Жение с интегрирующего конденсатора 4 родаетс на сумматор 5, где суммируетс с импульсами, поступающими с третьего выхода цифрового частотно-фазового дискриминатора 1. Суммарное напр жение через фильтр 6нижних частот подаетс на повторитель 7 напр жени . С повторител 7напр жени снимаетс выходное напр жение , которое больше напр жени на интегрирующем конденсаторе 4 на величину, равную посто нной сос92 тавл ющей импульсов, поступающих на сумматор 5 (фиг. 3). В фазовом режиме при равенстве частот f fj, импульсы на ключи 2 и 3 не поступают и, следовательно, они закрыты. Информаци о фазовом рассогласовании частот -f и f, содержитс в И1 тульсах, поступающих с цифрового частотно-фазового дискриминатора 1 на сумматор 5, где. происходит суммирование напр жени импульсов с напр жением интегрирующего конденсатора 4. Как и в частотном режиме, суммарное напр жение фильтруетс фильтром 6 нижних частот и через повторитель 7 напр жени поступает на выход. Выходное напр жение Ugj, с помощью блока 8 положительной обратной св зи подаетс на интегрирующий конденсатор 4. В зависимости от фазового рас- . согласовани частот и f н етс напр жение посто нной составл ющей 4U от О до амплитудного значени напр жени поступающих импульсов. Положительна обратна св зь может, быть выбрана, например, такой, что при напр жении посто нной составл ющей ди , равном половине амплитуды поступающих импульсов , ток через блок 8 положительной обратной св зи отсутствует и напр жение на интегрирующем конденсаторе 4 остаетс неизменным. Если напр жение посто нной составл ющей больше половины амплитуды поступающих импульсов, то через блок 8 положительной обратной св зи течет ток, увеличивающий напр жение на интегрирующем конденсаторе 4, а следовательно , и выходное напр жение частотнофазового детектора. И наоборот, если напр жение посто нной составл ющей меньше половины амплитуды поступающих импульсов, то через блок 8 положительной обратной св зи потечет ток, уменьшающий напр жение на интегрирующем конденсаторе 4, а следовательно , и выходное напр жение частотнофазового детектора (фиг. 5). 1 Изменением коэффициента передачи и введением некоторого посто нного смещени напр жени в блоке 8, положительной обратной св зи можно измен ть крутизну фазовой характеристик и сдвигать положение наклонного 3 yiiacTKa в обе стороны по оси фазового рассогласовани . Кроме увеличени крутизны фазовой характеристики, в предлагаемом частотно-фазовом детекторе легко ос ществл етс увеличение динамическог диапазона выходного напр жени . Дл этого необходимо лишь увеличить до требуемого значени напр жение источника питани Е. Кроме повторител напр жени , схема не содержит усилительных каскадов. Поэтому при увеличении напр жени источника питани Е дополнительного увеличени уровн шумовых составл ющих и уровн пульсаций выходного напр жени 694 не происходит. Увеличение крутизны фазовой характеристики и динамического диапазона выходного напр жени достигаетс без увеличени амплитуДы импульсов. В фазовом режиме схема имеет высокую экономичность. В частотном режиме схема частотнофазового детектора не имеет гистерезиса . Применение предлагаемого частотно-фазового детектора наиболее целесообразно в системах фазовой автоподстройки частоты. В этом случае в системе полоса захвата равна полосе удержани и равна полосе перестраиваемых частот управл емого генератора . : .I The invention relates to radio engineering and can be used in radio measuring equipment, radio communications and urban settlements. The purpose of the invention is to increase the languor, speed and expansion of the dynamic range of the output signal. FIG. Figure 1 shows the structural electrical circuit of the frequency-phase detector; in fig. 2 is a plot of the voltage across an integrating capacitor; FIG. 3 - static frequency response in frequency mode; in fig. 4 is a static phase response of a frequency phase detector. The frequency-phase detector contains a frequency-phase discriminator 1, two switches 2 and 3, an integrating capacitor 4, an adder 5, a low-pass filter 6 (LPF), a voltage follower 7, and a positive feedback unit 8. The detector works as follows. The frequency-phase detector has two modes of operation: frequency mode for the case when the output frequencies f and 2. are equal to each other, i.e. f; and phase mode for the case if fj. In frequency mode, depending on the ratio of the input frequencies and, the digital frequency-phase resolution discriminator 1 implies a sequence of pulses following the difference frequency A fi {2 or lf If-E pulses arrive at the key 2 and open it. When this occurs, the voltage on the integrating capacitor 4 increases to the voltage of the power source E (Fig. 2). If {: C, the pulses arrive at key 3. As a result, the voltage on the integrating capacitor 4 decreases to zero. The voltage from the integrating capacitor 4 is born to the adder 5, where it is summed with the pulses coming from the third output of the digital frequency-phase discriminator 1. The total voltage through the filter 6 of the lower frequencies is applied to the voltage follower 7. With the voltage follower 7, the output voltage is removed, which is greater than the voltage on the integrating capacitor 4 by an amount equal to the constant co-current of the pulses fed to the adder 5 (Fig. 3). In the phase mode with equal frequencies f fj, the pulses on the keys 2 and 3 are not received and, therefore, they are closed. The information on the phase mismatch of the frequencies -f and f is contained in the I1 pulses coming from the digital frequency-phase discriminator 1 to the adder 5, where. The summing of the voltage of the pulses takes place with the voltage of the integrating capacitor 4. As in the frequency mode, the total voltage is filtered by the lowpass filter 6 and through the repeater 7 the voltage goes to the output. The output voltage Ugj is fed to the integrating capacitor 4 with the help of the block 8 of positive feedback. Depending on the phase distribution. matching the frequency and f is the constant voltage voltage 4U from 0 to the amplitude value of the voltage of the incoming pulses. A positive feedback may be selected, for example, such that when a constant voltage is equal to half the amplitude of the incoming pulses, the current through the positive feedback block 8 is absent and the voltage on the integrating capacitor 4 remains unchanged. If the DC voltage is more than half the amplitude of the incoming pulses, a positive current flows through the positive feedback unit 8, which increases the voltage on the integrating capacitor 4, and hence the output voltage of the frequency phase detector. Conversely, if the DC voltage is less than half the amplitude of the incoming pulses, a positive current will flow through the positive feedback block 8, reducing the voltage on the integrating capacitor 4, and hence the output voltage of the frequency phase detector (Fig. 5). 1 By changing the transmission coefficient and introducing some constant voltage bias in block 8, positive feedback, you can change the slope of the phase characteristics and shift the position of the inclined 3 yiiacTKa in both directions along the phase error axis. In addition to increasing the steepness of the phase response, the proposed frequency-phase detector easily achieves an increase in the dynamic range of the output voltage. To do this, it is only necessary to increase the voltage of the power supply E. To the desired value. In addition to the voltage follower, the circuit does not contain amplifier stages. Therefore, with an increase in the voltage of the power source E, there is no additional increase in the level of noise components and the level of ripples of the output voltage 694. An increase in the steepness of the phase characteristic and the dynamic range of the output voltage is achieved without increasing the amplitude of the pulses. In phase mode, the circuit is highly economical. In the frequency mode, the frequency phase detector circuit has no hysteresis. The application of the proposed frequency-phase detector is most appropriate in systems of phase-locked loop. In this case, in the system, the capture band is equal to the hold band and equal to the tunable frequency band of the controlled oscillator. :.
Фиг. г UgFIG. g Ug
оabout
Фиг.ЗFig.Z