SU1140225A1 - Positive and negative pulse sequence discriminator - Google Patents
Positive and negative pulse sequence discriminator Download PDFInfo
- Publication number
- SU1140225A1 SU1140225A1 SU833625951A SU3625951A SU1140225A1 SU 1140225 A1 SU1140225 A1 SU 1140225A1 SU 833625951 A SU833625951 A SU 833625951A SU 3625951 A SU3625951 A SU 3625951A SU 1140225 A1 SU1140225 A1 SU 1140225A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- trigger
- inputs
- output
- input
- elements
- Prior art date
Links
Abstract
ДИСКРИМИНАТОР ПРЯМОЙ И ОБРАТНОЙ ПОСЛЕДОВАТЕЛЬНОСТЕЙ ИМПУЛЬСОВ, содержащий первьй триггер, 5 и R-входы которого соединены соответственно с первой и второй входными шинами, второй триггер, с первого по четвертьй элементы И-НЕ, первую и вторую выходные шины, причем первые входы первого и второго элементов И-НЕ Соединены соответственно с первой и второй входными шинами, вторые входы соединены соответственно с пр мьм и инверсным выходами первого триггера, а выходы соответственно - с 5 - и R-входами второго триггера, первьш вход третьего элемента И-НЕ соединен с инверсным выходом первого триггера, второй вход - с пр мым выходом второго триггера, первьш вход четвертого элемента И-НЕ соединен с пр мьм выходом первого триггера, а второй вход - с инверсным выходом второго триггера, отличающийс тем, что, с целью повьшени точности обработки, в него введены третий триггер, 5 и ft-входы которого соединены с третьей и четвертой вход ными шинами, четвертый триггер, а также с п того по четырнадцатый элементы И-НЕ, причем первые входы п того и шестого элементов И-НЕ соединены соответственно с третьей и четвертой входными шинами, вторые входы - с пр мым и инверсным выходами третьего триггера, а выходы соответственно -с S - и R-входами четвертого триггера, при этом пр мой выход первого триггера соединен с первым входом дес того элемента И-НЕ, инверсный выход - с первым входом двенадцатого элемента И-НЕ, пр мой выход второго триггера - с первыми входами седьмого и дев того элементов И-НЕ и вторым входом двенадцатого элемента И-НЕ, инверсный выход - с первыми входами восьмого и одиннадцатого и вторым входом дес того элементов И-НЕ, пр мой выход третьего триггера соединен с вторьтми входами восьмого и дев того элементов И-НЕ, инверсный выход - с вторыми входами седьмого и одиннадцатого элементов И-НЕ, пр мой выход четвертого триггера соединен с третьими входами четвертого, седьмого, одиннадцатого и двенадцатого элементов И-НЕ, инверсный выход - с третьими входами третьего, восьмого, дев того и дес того элементов И-НЕ, при этом с первого по четвертый входы тринадцатого элемента И-НЕ соединены с выходами соответственно третьего, седьмого, четвертого и восьмого элементов И-НЕ, а выход - с первой выходной шиной , с первого по четэертый входы четырнадцатого элемента И-НЕ соедиDIRECT AND REVERSE PULSE DISCRIMINATOR of impulses containing first trigger, 5 and R-inputs of which are connected respectively to the first and second input buses, the second trigger, the first and second output buses, and the first inputs of the first and second I-NOT elements are connected to the first and second input buses, respectively, the second inputs are connected respectively to the direct and inverse outputs of the first trigger, and the outputs respectively to the 5 and R inputs of the second trigger, the first input of the third The AND-NOT element is connected to the inverse output of the first trigger, the second input to the direct output of the second trigger, the first input of the fourth AND-NOT element is connected to the direct output of the first trigger, and the second input to the inverse output of the second trigger, characterized in that , in order to increase processing accuracy, a third trigger has been entered into it, 5 and ft inputs of which are connected to the third and fourth input buses, the fourth trigger, and also from the fifth to the fourteenth elements AND –NE, and the first inputs of the fifth and sixth elements are NOT connected according with the third and fourth input buses, the second inputs with the direct and inverse outputs of the third trigger, and the outputs, respectively, with S - and the R inputs of the fourth trigger, while the direct output of the first trigger is connected to the first input of the tenth element NOT, inverse output - with the first input of the twelfth element NAND, direct output of the second trigger - with the first inputs of the seventh and ninth element NAND and the second input of the twelfth element NAND, inverse output - with the first inputs of the eighth and eleventh and the second entrance dec About the NAND elements, the direct output of the third trigger is connected to the second inputs of the eighth and ninth elements of the NAND, the inverse output is connected to the second inputs of the seventh and eleventh AND elements, the direct output of the fourth trigger is connected to the third inputs of the fourth, seventh , the eleventh and twelfth elements are NAND, the inverse output is with the third inputs of the third, eighth, ninth and tenth elements of the NAND, with the first to the fourth inputs of the thirteenth AND AND element connected to the outputs of the third, seventh, fourth of the first and eighth elements NAND, and the output - with the first output bus, from the first to the fourth inputs of the fourteenth element AND - NOT connect
Description
нены с .вькодами соответственно с в того по двенадцатый элементовnot with .vkodami respectively with in addition to the twelfth elements
J140225J140225
де- И-НЕ, а выход,-с- второй выходной шиной .de-AND-NOT, and exit, -c- second output bus.
Изобретение относитс к импульсной технике и может найти применение в .фазочастотных дискриминаторах.The invention relates to a pulse technique and may find application in phase-frequency discriminators.
Известен дискриминатор последовательностей импульсов, содержащий триггеры, элементы И и ИЛИ, предназначеиньм дл обработки четырехбуквенного базисного алфавита и формировани двухбуквенного выходного алфавита 1 . A discriminator of pulse sequences is known, containing triggers, elements AND and OR, intended for processing a four-letter basis alphabet and forming a two-letter output alphabet 1.
Недостаток известного устройства мала разрешающа способность.A disadvantage of the known device is low resolution.
Наиболее близким к предлагаемому по технической сущности вл етс дискриминатор , содержащий первьй триггер , 5 - и f -входы которого соединены соответственно с первой и второй входными шинами, второй триггер, с первого по четвертьм элементы И-НЕ, первую и вторую выходные шины, причем первые входы первого и вто- . рого элементов И-НЕ соединены соответственно с первой и второй входными шинами, вторые входы соединены соответственно с пр мьм и инверсным выходами первого триггера, а выхс ды - с 5 - и К,-входами второго триггера , первый вход третьего элемента И-НЕ соединен с инверсным выходом первого триггера, второй вход с пр мым выходом второго триггера, первьй Ъход четвертого элемента И-НЕ соединен с пр мым выходом первого триггера, а второй вход - с инверсным выходом второго триггера, выходы третьего и четвертого элементов И-НЕ соединены с первой и второй выходньми шинамиС2.The closest to the proposed technical entity is a discriminator containing a first trigger, 5- and f-inputs of which are connected respectively with the first and second input buses, the second trigger, the first and the second AND-NOT elements, the first and second output tires, and first entrances of the first and second. the second IS inputs are connected to the first and second input buses, respectively, the second inputs are connected to the direct and inverse outputs of the first trigger, respectively, and the outputs to 5 - and K, - inputs of the second trigger, the first input of the third AND – IS element is connected with the inverse output of the first trigger, the second input with the direct output of the second trigger, the first input of the fourth AND-NOT element is connected to the direct output of the first trigger, and the second input - with the inverse output of the second trigger, the outputs of the third and fourth AND-NOT elements are connected to first and second output tires S2.
Известное устройство дискриминирует последовательности импульсов. The known device discriminates the sequence of pulses.
Однако известный дискриминатор не реагирует на знак разностидискриминируемых частот, так как дл обоих знаков получаетс одинакова последовательность импульсов дискриминировани , т.е. не обеспечивает достаточной точности обработки.However, the known discriminator does not respond to the sign of different discriminatory frequencies, since for both signs the same sequence of discrimination pulses is obtained, i.e. does not provide sufficient processing accuracy.
Цель - повышение точности обработки .The goal is to improve processing accuracy.
Поставленна цель достигаетс тем, что в дискриминатор пр мой и обратной последовательностей инпульсов , содержащий первый триггер, 5 - и R-входы которого соединены соответственно с первой и второй входными шинами, второй триггер, с первого по четвертьй элементы И-НЕ, первую и вторую выходные шины , причем первые входы первого и второго элементов И-НЕ соединены соответственно с первой и второй входными шинами, вторые входы соединены соответственно с пр мым и инверсным выходами первого триггера, а выходы соответственно - с 5 и R-входами второго триггера, первьй вход третьего элемента И-НЕ соединен с инверсным выходом перво .го триггера j второй вход - с пр мым выходом второго триггера, первьй вход четвертого элемента И-НЕ соединен с пр мым выходом первого триггера , а второй вход - с инверсным выходом второго триггера, введены тртий триггер, S - и R-входы которого соединены с третьей и четвертой входными шинами, четвертьй триггер, а также с п того по четырнадцатьй элементы И-НЕ, причем первы входы п того и шестого элементов И-НЕ соединены соответственно с третьей и четвертой входными шинами, вторые входы - с пр мым и инверсным выходами третьего триггера, а выходы соответственно с 5- и R-BXO дами четвертого триггера, при этом пр мой выход первого триггера соединен с первым входом дес того элемента И-НЕ,инверсньй выход - с первым входом двенадцатого элемента И-НЕ, пр мой вь1ход второго триггера - с первыми входами седьмого и дев того элементов И-НЕ и вторым входом двенадцатого элемента И-НЕ, инверсный выход - с первыми входами восьмого и одиннадцатого и вторым входом дес того элементов И-НЕ, пр мой выход третьего триггера соединен с вторыми входами восьмого и дев того элементов И-НЕ, инверсный выход - с вторыми входами седьмого и одиннадцатого элементов И-НЕ, пр мо выход четвертого триггера соединен с третьими входами четвертого, седь мого, одиннадцатого и двенадцатого элементов И-НЕ, инверсный выход с третьими входами третьего, восьмого , дев того,и дес того элементов И-НЕ, при этом с первого по четвертьй входы тринадцатого элемента И-Н соединены с выходами соответственно третьего, седьмого, четвертого и -i восьмого элементов И-НЕ, а выход с первой выходной шиной, с первого по четвертьй входы четырнадцатого элемента И-НЕ соединены с выходами соответственно с дев того по двенад цатьм элементов И-НЕ,-а выход - с второй выходной шиной. Благодар указанным особенност м устройство различает последовательности Х, Х, X... X..... и A3 V V V А2 соответствующие различным знакам разности дискриминируемых ча тот, т.е. обеспечивает более вь1соку точность обработки по сравнению с прототипом. На чертеже представлена функцио .нальна схема дискриминатора пр мой и обратной последовательности импульсов . Дискриминатор содержит первьй триггер 1, 5- и R-входыкоторого соThe goal is achieved by the fact that the discriminator of the forward and reverse sequences of impulses containing the first trigger, 5- and R-inputs of which are connected respectively with the first and second input buses, the second trigger, the first and the fourth output buses, the first inputs of the first and second elements AND-NOT are connected respectively to the first and second input buses, the second inputs are connected respectively to the forward and inverse outputs of the first trigger, and the outputs respectively to the 5 and R inputs of the second first trigger, the third input of the third AND-NOT element is connected to the inverse output of the first trigger j, the second input — to the direct output of the second trigger; the first input of the fourth AND-NOT element is connected to the direct output of the first trigger, and the second input — to the inverse output of the second trigger, entered a third trigger, S - and R-inputs of which are connected to the third and fourth input buses, a fourth trigger, as well as from the fifth to the fourteen AND-NOT elements, and the first inputs of the fifth and sixth AND-NOT elements are connected respectively from the third and fourth entry buses, second inputs with direct and inverse outputs of the third trigger, and outputs respectively with 5 and R-BXO of the fourth trigger, while the direct output of the first trigger is connected to the first input of the tenth NAND element, inverse output is with the first input of the twelfth element NAND, direct output of the second trigger — with the first inputs of the seventh and ninth elements NAND and the second input of the twelfth element NAND, the inverse output with the first inputs of the eighth and eleventh and second elements of the tenth element NON, pr my exit of the third trigger a is connected to the second inputs of the eighth and ninth elements of NAND, the inverse output is connected to the second inputs of the seventh and eleventh elements of NAND, directly the output of the fourth trigger is connected to the third inputs of the fourth, seventh, eleventh and twelfth elements AND NAND, an inverse output with the third inputs of the third, eighth, ninth, and tenth elements of the NAND, while from the first to the fourth inputs of the thirteenth element AND-N are connected to the outputs of the third, seventh, fourth and -i of the eighth AND-N, respectively and exit from the first exit second bus, the first through fourth input fourteenth AND-NO element are connected respectively to the outputs of the ninth dvenad tsatm AND-NO elements, yet yield - a second output bus. Due to the specified features, the device distinguishes the sequences X, X, X ... X ..... and A3 V V V A2 corresponding to different signs of the difference between discriminated parts, i.e. provides more high precision machining compared to the prototype. The drawing shows a functional diagram of the discriminator of the direct and inverse sequence of pulses. The discriminator contains the first trigger 1, 5 and R-input of which
динены соответственно с первой 2 и второй 3 входными шинами, второй триггер 4, первый 5 и второй 6 элементы И-НЕ, первые входы которых соединены соответственно с входными шинами 2 и 3, вторые входы - с пр мыми и инверсным выходами триггера 1, а выходы - с 5 - и R-входами триггера 4, третий 7 и четвертьй 8 элементы И-НЕ., выходные шины 9 и 10, третий триггер 11, S и R-входы которого соединены соответственно с третьей 12, и четвертой 13 входными шинами, четвертьй триггер 14, 5- и R-входы которого соединены с в,ыходами п того 15 и шестого 16 элементов И-НЕ, первые входы которых соединены соответствено с третьей 12 и четвертой 13 входными шинами, вторые входы - с пр мым и инверсным выходами триггера 11, а также с седьмого по четырнадцатьй элементы И-НЕ 17-24.Dineny, respectively, with the first 2 and second 3 input buses, second trigger 4, first 5 and second 6 I-NOT elements, the first inputs of which are connected to input buses 2 and 3, respectively, the second inputs - with direct and inverse outputs of trigger 1, and outputs with 5- and R-inputs of trigger 4, third 7 and quarter 8 AND-NOT., output buses 9 and 10, third trigger 11, S and R-inputs of which are connected respectively to the third 12, and fourth 13 input buses , the fourth trigger 14, 5 and R inputs of which are connected to the outputs, outputs of the fifth 15 and sixth 16 elements AND-NOT, the first input which are connected according to the third 12 and fourth 13 input buses, second inputs - with direct and inverse outputs of the flip-flop 11, and the seventh to fourteenth AND-NO elements 17-24.
соответствующий убыванию индексов частоты сигналов Х{ , Х равны частоте смены индексов сигналов . Сигналы Хд - Хд вл ютс либо импульсами, либо пачками импульсов логических нулей.corresponding to decreasing frequency indices of the signals X {, X are equal to the frequency of changing the indices of the signals. The signals Xd - Xd are either pulses or bursts of logical zeros.
Если номера числовых индексов входных сигналов Хд непрерывно чередуютс в одну сторону (1, 2, 3, 4, 1 ... или 4, 3, 2, 1, 4..) , то с поступлением очередного импульса (пачки) на любой вход устройства на одном из его выходов формируетс очередной импульс.If the numbers of the numerical indices of the input signals XD are continuously alternated in one direction (1, 2, 3, 4, 1 ... or 4, 3, 2, 1, 4 ..), then with the arrival of the next pulse (pack) to any input device at one of its outputs is formed next impulse.
Так как рассматриваемое устройство вл етс частью (выходной) цифрового (логического) частотного дискриминатора , то частота сигналов Х, , Хц представл ет собой, например, разностную частоту дискриминатора (положительную Х{ , отрицательную Х ) , а входные сигналы Хд вл ютс выходными сигналами другой части 254 Пр мой Вь1ход триггера 1 соединен с первыми входами элементов И-НЕ 8 и 20, инверсный выход соединен с первым входом элементов И-НЕ 3и 22, пр мой выход триггера 4 соединен с первыми входами элементов И-НЕ 17 и 19 и вторым входом элемента И-НЕ 22, инверсный выход - с пеовыми входами элементов И-НЕ 18 и 21 и вторым входом элемента И-НЕ 20, пр мой выход триггера 11 соединен с вторыми входами элементов И-НЕ 18 и 19, инверсный выход - с вторыми входами элементов И-НЕ 17 и 21, пр мой выход триггера 14 соединен с третьими входами элементов И-НЕ 17, 8, 21 и 22, а инверсный выход - с третьими входами элементов И-НЕ 7, 18, 19 и 20. С первого по четвертьй входы элементы И-НЕ 23 соединены с выходами элементов И-НЕ 7, 17, 8 и 18 соответственно, а выход элемента И-НЕ 23 - с выходной шиной 9. С первого по четвертьй входы элементы И-НЕ 24 соединены с выходами элементов И-НЕ 19, 20, 21 и 22 соответственно , а выход - с выходной шиной 10. 12 и П поНа входные шины 2, 3, сигналы X , X , V А2 ступают тт Ai соответственно . На выходной шине 9 формируетс соответствующий возрастасигнал X нию числовых индексов сигналов поступающих на входы устройства, „д выходной шине 10 - сигнал Х , 5 дискриминатора - формировател базистого алфавита Х-. Длительность выходных сигналов Х. , Ху предлагаемого устройства рав на длительности первых импульсов любой пачки их на любой входной ши-не . Пор дой взаимодействи элементов устройства зависит от начальных условий, т.е. от исходных состо ний элементов пам ти - триггеров. Рассмотрим работу устройства в ситуации, когда все триггеры наход тс в нулевом положении и ожидаетс приход сигнала Х. В указанном состо нии элементы И-НЕ 7,8, 17-22 закрыты. С приходом Хд4 (нулевой уровень) триггер 11 устанавливаетс в положение 1,, подготавлива работу элемента И-НЕ 15 и одновременно через открывающийс элемент И-НЕ 18 на выходе формируетс сигнал . С окончанием Хд на вы ходе элемента И-НЕ 15 по вл етс логический ноль, и триггер 14 опрокиды ваетс в единичное положение, запи 25 ра элемент 18. Если за Х следуетсигнал Х, то он устанавливает триггер 1 в единичное положение, чем разрешаетс работа элемента 8 и следовательно , формируетс выходной сигнал . С окончанием Х на выходе элемента 5 по вл етс логический ноль, и триггер 4 опрокидываетс в единичное положение, запира элемент 8, и т.д. С приходом признака с большим индексом (на единицу, за Хд следует Х ) на выходе элемента 23 формируютс сигналы Х без пропуска входных букв. Если номер индекса убывает (за Х,, следует Х) ) сигналы формируютс на выходе элемента 24. Таким образом, устройство фррмирует сигналы на одном из выходов в зависимости от пор дка следовани входных сигналов в последовательности и без пропуска импульсов базисного алфавита. Tie. обеспечивает высокую точность и повьш1ает разрешающую способность обработки.Since the device in question is part of the (output) digital (logical) frequency discriminator, the frequency of the signals X,, Hz is, for example, the discriminator difference frequency (positive X {, negative X), and the input signals Xd are output signals the other part 254 Direct trigger input 1 is connected to the first inputs of the elements AND-HE 8 and 20, the inverse output is connected to the first input of the elements AND-NOT 3 and 22, direct output of the trigger 4 is connected to the first inputs of the elements AND-HE 17 and 19 and the second input element AND NOT 22, the inverse output — with the pitch inputs of the AND-HEY elements 18 and 21 and the second input of the AND-HEY element 20, the direct output of the trigger 11 is connected to the second inputs of the AND-HEY elements 18 and 19, the inverse output with the second inputs of the AND-17 elements and 21, the direct output of the trigger 14 is connected to the third inputs of the AND-NE elements 17, 8, 21 and 22, and the inverse output to the third inputs of the AND-NE elements 7, 18, 19 and 20. From the first to the fourth inputs, the AND elements -NON 23 connected to the outputs of the elements AND-NOT 7, 17, 8 and 18, respectively, and the output of the element AND-NOT 23 - with the output bus 9. From the first to the fourth inputs are the elements AND-NOT 24 are connected to the outputs of the AND-NE elements 19, 20, 21 and 22, respectively, and the output is connected to the output bus 10. 12 and П pONA input buses 2, 3, the signals X, X, V А2 step TT and Ai, respectively. On the output bus 9, a corresponding age signal X is formed for the numerical indices of the signals arriving at the device inputs, and the output bus 10 is the X signal, 5 of the discriminator — the X alphabet alphabet generator. The duration of the output signals H., Hu of the proposed device is equal to the duration of the first impulses of any bundle of them on any input bus. The order of interaction of the elements of the device depends on the initial conditions, i.e. from the initial states of the memory elements - triggers. Consider the operation of the device in the situation when all the triggers are in the zero position and the X signal is expected. In this state, the AND-HE elements 7,8, 17-22 are closed. With the arrival of Xd4 (zero level), the trigger 11 is set to position 1, preparing the operation of the element AND-NOT 15 and at the same time a signal is formed at the output through the opening element AND-NOT 18. With the end of Xd, a logical zero appears at the output of the NAND 15 element, and the flip-flop 14 tilts into a single position, the recorder plays the T-element 18. If X follows the X signal, it sets the flip-flop 1 to the single position, which allows element 8 and therefore, an output signal is generated. With the ending X, a logical zero appears at the output of element 5, and the trigger 4 is tilted to the single position, locking element 8, and so on. With the arrival of a sign with a large index (by one, followed by Xd followed by X), at the output of element 23, signals X are formed without skipping the input letters. If the index number decreases (after X, follows X)), the signals are formed at the output of element 24. Thus, the device forms signals at one of the outputs depending on the order of the input signals in the sequence and without missing pulses of the basic alphabet. Tie. Provides high accuracy and enhances processing resolution.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833625951A SU1140225A1 (en) | 1983-07-13 | 1983-07-13 | Positive and negative pulse sequence discriminator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833625951A SU1140225A1 (en) | 1983-07-13 | 1983-07-13 | Positive and negative pulse sequence discriminator |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1140225A1 true SU1140225A1 (en) | 1985-02-15 |
Family
ID=21075849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833625951A SU1140225A1 (en) | 1983-07-13 | 1983-07-13 | Positive and negative pulse sequence discriminator |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1140225A1 (en) |
-
1983
- 1983-07-13 SU SU833625951A patent/SU1140225A1/en active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР № 873383, М.,кл. Н 03 D 13/00, 28.09.79. 2. Авторское свидетельство СССР по за вке № 3473639/21, кл. Н 03 D 13/00, 16.07.82 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0181379B1 (en) | Pulse detector for missing or extra pulses | |
Ambos-Spies et al. | An algebraic decomposition of the recursively enumerable degrees and the coincidence of several degree classes with the promptly simple degrees | |
US4159481A (en) | Synchronizing signal selecting circuit | |
SU1140225A1 (en) | Positive and negative pulse sequence discriminator | |
US4780888A (en) | Method and arrangement for disturbance-proof recognition of data contained in data signals | |
SU839067A1 (en) | Frequency divider with either integer countdown ratio | |
SU985939A1 (en) | Digital filter | |
SU830373A1 (en) | Number comparing device | |
SU1018218A1 (en) | Device for discriminating the first and the last pulse in pulse burst | |
SU1208554A2 (en) | Variable priority device | |
SU1363432A1 (en) | Frequency-phase discriminator | |
SU1003327A1 (en) | Pulse duration discriminator | |
SU1354125A1 (en) | Frequency recognition device | |
SU970669A1 (en) | Pulse duration discriminator | |
SU1150737A2 (en) | Pulse sequence generator | |
SU1725149A1 (en) | Device for measuring ratio of frequencies of pulse sequences | |
JPS59107626A (en) | Frequency comparator circuit | |
SU885923A1 (en) | Phase detector | |
SU1379774A1 (en) | Time interval automatic selection device | |
SU1177895A1 (en) | Device for subtracting and discriminating pulses | |
EP0724207A2 (en) | Clock disturbance detection based on ratio of main clock and subclock periods | |
JPH02179115A (en) | Digital signal processing circuit | |
SU784009A1 (en) | Frequency divider with fractional division coefficient | |
SU765780A1 (en) | Amplitude differential discriminator | |
SU919072A1 (en) | Device for discriminating train |