Изобретение относитс к импульсн технике и может быть использовано в устройствах обработки информации. Известно устройство дл выделени первого и последнего импульсов пачке, содержащее два триггера, два элемента И, счетчик импульсов, схгм совйёщени , счетный триггер, формир эатель. и соответствующие св зиtl Однако в этом устройстве использ етс относительно большое количеств оборудовани . Самый сложный узел реверсивный счетчик, в котором коли чество последовательно соединенных счетных триггеров зависит от максимально возможного числа импульсов в пачке. Недостатком известного устро ства вл етс также узка область пр менени , .обусловленна р дом причин Во-первых, оно не может функциониро вать нормально, если на его вход по ступают импульсы, число которых Б пачке превышает емкость счетчика. Во-вторых, оно выдел ет первый и по следний импульсы не в каждой пачке, через одну, так как перва пачка ис пользуетс дл подготовки устройстра к работе, а выделение импульсов производитс во второй пачке. В-третьих , количество импульсов в каждой пачке должно быть одинаковым, иначе оно не функционирует. Наиболее близким к изобретению по технической сущности вл етс уст ройство, содержащеедва элемента НЕ четыре элемента И-НЕ, триггер и узел задержки, первый вход которого соединен с входной шиной импульсов синхронизации, а второй вход с первым вхойом первого элемента И-НЕ и с выходом первого элемента НЕ, вход которого подключен к входной шине пачек импульсов и к первому входу второго элемента И-НЕ, второй вход которого соединен с выходом узла задержки и со вторым входом первого элемента И-НЕ, выходом подключенного к выходной шине последнего импульса а пачке и первому входу триггера, второй вход которого соединен с первым .входом третьего элемента И-НЕ, с выходом четвертого элемента И-НЕ и с выходной шиной первого импульса в пачке, а выход подключен к второму входу третьего элемента И-НЕ, выход которого соединен с nepBfcJM входол1 четвертого элемента И-НЕ, второй вхо которого череэ второй элемент НЕ под ключен к выходу второго элемента И-НЕ. Это устройство, обеспечивает выделение первого и последнего импульсов в каждой пачке независимо от количества и длительности импульсов в пачке 23. Недостатком известного устройства вл етс невысока надежность работы , котора обусловлена критичностью схемы к точности задержки импульсов узлом задержки. Устройство нормально функционирует при условии равенства времени задержки импульсов узлом задержки (т) периоду следовани импульсов в пачке (т ) . Если Т Т то перед по влением на входной шине пачек импульсов следующего импульса пачки , на выходе первого элемента НЕ присутствует уровень напр жени , соответствующий логической единице, а на выходе узла задержки формируетс задержанный импульс пачки. В результате , в течение времени -teT-T, первый элемент И-НЕ открыт и на выходной шине последнего импульса в пачке и на входе триггера выдел етс ложный импульс. При Т Т по окончании импульса пачки на выходе первого элемента НЕ устанавливаетс уровень логической единицы, а на выходе узла задержки в течении времени t-T-T задержанный импульс пачки еще не окончилс , т.е. на выходе первого элемента И-НЕ сформирован ложный импуль с. Цель изобретени - повышение надежности работы устройства. Поставленна цель достигаетс тем, что в устройство дл выделени первого и последнего импульсов в пачке, содержащее триггер, четыре элемента И-НЕ, элемент НЕ и узел задержки , вход которого соединен с первым входом первого элемента И-НЕ и с выходом элемента НЕ, вход которого подключен к первому входу второго элемента И-НЕ, второй вход которого соединен с выходом узла задержки и со вторым входом первого элемента И-НЕ, выход которого подключен к первому входу триггера, второй вход которого соединен с первым входом третьего элемента И-НЕ, с выходом четвертого элемента И-НЕ, а выход подключен к второму входу третьего элемента И-НЕ, выход которого соединен с первым входом четвертого элемента И-НЕ, введен дополнительный триггер, первый вход которого соединен с выходом второго элемента И-НЕ, второй вход соединен с выходом узла задержки и со вторым входом четвертого элемента И-НЕ, третий вход которого подключен к выходу первого элемента И-НЕ, третий вход которого соединен с выходом дополнительного триггера. На фиг.1 представлена функциональна схема предлагаемого устройства; на фиг.2 - диаграмма, иллюстрирующа его работу. Устройство содержит узел 1 задержки , элемент 2 НЕ, элементы 3-6 И-НЕ, триггеры 7 и 8, входную шину 9 пачек импульсов, входную ишну 10 импульThe invention relates to a pulse technique and can be used in information processing devices. A device is known for extracting the first and last pulses of a packet containing two flip-flops, two AND elements, a pulse counter, an advanced circuit, a counting trigger, and a driver. and appropriate communications. However, relatively large quantities of equipment are used in this device. The most complex node is a reversible counter, in which the number of series-connected counting triggers depends on the maximum possible number of pulses in a pack. A disadvantage of the known device is also a narrow region of application, due to a number of reasons. Firstly, it cannot function normally if pulses whose number B of the packet exceeds the capacity of the counter, enter its input. Secondly, it allocates the first and last pulses not in each pack, through one, since the first pack is used to prepare the device for operation, and the selection of pulses is performed in the second pack. Thirdly, the number of pulses in each packet must be the same, otherwise it does not function. The closest to the invention to the technical essence is a device containing two NOT elements, four NAND elements, a trigger and a delay node, the first input of which is connected to the input bus of synchronization pulses, and the second input to the first input of the first NAND element and to the output the first element is NOT, the input of which is connected to the input bus of pulse trains and to the first input of the second element IS-NOT, the second input of which is connected to the output of the delay node and the second input of the first element IS-NOT, the output connected to the output bus about the pulse in the bundle and the first input of the trigger, the second input of which is connected to the first input of the third AND-NOT element, to the output of the fourth AND-NOT element and to the output bus of the first pulse in the bundle, and the output is connected to the second input of the third AND-NOT element , the output of which is connected to nepBfcJM input 1 of the fourth NAND element, the second input of which is through the second element is NOT connected to the output of the second NAND element. This device provides the selection of the first and last pulses in each pack regardless of the number and duration of the pulses in the pack 23. A disadvantage of the known device is the low reliability of operation, which is due to the criticality of the circuit to the accuracy of the delay of the pulses by the delay node. The device functions normally under the condition that the delay time of the pulses by the delay node (t) is equal to the pulse period in the packet (t). If T T then before the next bus pulse pulse appears on the input bus of the next burst of the stack, the output of the first element does NOT have a voltage level corresponding to a logical one, and a delayed pulse of the burst is formed at the output of the delay node. As a result, during the -teT-T time, the first NAND element is open and a spurious pulse is output on the output bus of the last pulse in the packet and at the trigger input. At T T, at the end of the burst pulse, the level of the logical unit is NOT set at the output of the first element, and at the output of the delay node, during the time t-T-T, the delayed burst of the burst has not finished yet, i.e. at the output of the first element AND-NOT formed a false pulse with. The purpose of the invention is to increase the reliability of the device. The goal is achieved by the fact that in a device for selecting the first and last pulses in a packet containing a trigger, four NAND elements, a NO element and a delay node, the input of which is connected to the first input of the first NAND element and the output of the NO element, which is connected to the first input of the second NAND element, the second input of which is connected to the output of the delay node and the second input of the first NAND element, the output of which is connected to the first input of the trigger, the second input of which is connected to the first input of the third NAND element, with in The output of the fourth element is NAND, and the output is connected to the second input of the third element NAND, whose output is connected to the first input of the fourth element NAND, an additional trigger is introduced, the first input of which is connected to the output of the second element NAND, the second input is connected with the output of the delay unit and with the second input of the fourth NAND element, the third input of which is connected to the output of the first NAND element, the third input of which is connected to the output of the additional trigger. Figure 1 shows the functional diagram of the device; 2 is a diagram illustrating its operation. The device contains node 1 delay, element 2 NOT, elements 3-6 AND-NOT, triggers 7 and 8, input bus 9 bursts of pulses, input pulse 10 impulses