соединен со стробирующим входом схемы сравнени , входом чтени блока пам ти и третьим входом элемента 2И-ИЛИ, второй вход элемента И соединен через второй элемент НЕ с выходом элемента ИЛИ, входом записи блока пам ти и управл ющим входом коммутатора адреса , группа выходов которого соединена с группой адресных входов блока пам ти и второй группой входов узла свертки, перва и втора группы информационных входов коммутатора адре1 .14 са соединены соответственно с второй группой входов внешнего адреса микрокоманд устройства и группой информационных выходов счетчика.микрокоманд , первый вход элемента ИЛИ соединен через элемент задержки с первым выходом i -го дешифратора, а второй - с входом записи устройства , группа информационных входов блока пам ти вл етс второй группой информационных входов устройства .connected to the gate input of the comparison circuit, the reading input of the memory block and the third input of the 2I-OR element, the second input of the AND element is connected through the second element NOT to the output of the OR element, the recording input of the memory block and the control input of the address switch, the output group of which is connected with the group of address inputs of the memory block and the second group of inputs of the convolution node, the first and second groups of information inputs of the address switch .14 ca are connected respectively to the second group of inputs of the external address of the device micro-commands and the information group rmatsionnyh schetchika.mikrokomand outputs, a first OR gate is connected via a delay element input to the first output of i-th decoder, and the second - recording apparatus with the input, a group of information inputs of the memory unit is a second group of information inputs of the device.
Изобретение относитс к вычислительной технике и может быть использовано в устройствах управлени цифровых вычислительных машин. Известно микропрограммное устройство управлени , содержащее генератор тактовых импульсов, блок пам ти, счетчик микрокоманд, регистр и m дешифраторов m . Недостатком данного устройства в л етс необходимост значительных затрат оборудовани на его реализацию . Когда по ходу выполнени програм мы не tpeбyeтc выдавать на выходы устройства никаких микроопераций в. течение определенного отрезка времени (тактов), необходимо оставл ть в пам ти микрокоманд зоны нулевых чеек , число которых равно количеству режимов Трата в программе. Число нулевых чеек в каждой зоне зависит от количества тактов, в течение которых необходимо произвести режим Трата. Все это приводит к значительному увеличению затрат пам ти микрокоманд при реализации такого устройства управлени . .Наиболее близким к предлагаемому потехнической сущности и достигаемому положительному результату вл етс микропрограммное устройство управлени , содержащее генератор тактовых импульсов вход запуска ко торого вл етс управл ннцим входом устройства, блок пам ти, счетчик ми рокоманд, rrt дешифратЬров, регистрД счетчик тактов, узел свертки, схему сравнени , первый элемент НЕ и элемент 2И-ИЛИ, выход которого соединен со счетным входом счетчика микрокоманд , первый, второй и третий входы записи которого соединены соответственно с первым выходом m-го дешифратора, первым выходом (т-1)го дешифратора и первым выходом первого дешифратора, перва и втора группы информационных входов счетчика микрокоманд соединены соответственно с первой группой входов внешнего адреса микрокоманд устройства и группой информационных выходов регистра , треть группа информационных входов счетчика микрокоманд соединена с группой информационных вькодов устройства , группой выходов блока пам ти , группами информационных входов дешифратора, группой информационных входов счетчика тактов и первой группой информационных входов регистра , втора и треть группы информационных входов которого соединены соответственно с группой информационных выходов счетчика микрокоманд и первой группой информационных входов устройства, первьй, второй и третий входы записи регистра соединены соответственно с вторьв4 выходом первого дешифратора, первым выходом второго дешифратора и,первым выходом третьего дешифратора, счетный вход счетчика тактов соединен с первь м выходом (П1-2)-го дешифратора и через первый элемент НЕ с первым входом элемента 2И-ИЛИ, второй вход которого соединен с выходом счетчика тактов, вход записи которого соединен с третьим выходом первого дешифратора , четвертьш выход которого соединен со стробирующнми входами остальных дешифраторов, выходы дешифраторов подключены к соответствующим входам первой группы узла свертки, группа выходов i-ro (i 1,2,...,m) дешифратора соединена с i-й группой управл ющих выходов устройства , выход узла свертки соединен с первым информаи,ионным входом схемы сравнени , второй информационный вход которой подключен к выходу контрольных разр дов блока пам ти, выход -схемы сравнени вл етс выхоДом индикации исправности устройства 2. Недостатком известного микропрограммного устройства управлени вл етс отсутствие возможности оперативного изменени содержимого любой чейки блока пам ти, а следовательно и набора микроопераций в ходе вьшолнени микропрограммы по результатам работы других устройств ЭВМ, что приводит к значительному расходу чеек блока пам ти при организации циклических микропрограмм с модификацией констант или наборов микроопераций внутри цикла.Так, например,дл подготовки к выдаче в абоненты модифицированных констант в ходе выполнени циклических микропрограмм (значение констант мен етс в каждом цикле) в известном микропрограммном устройстве требуетс в общем случае (.Z. га,), п +3р чеек (где п - числоЧ1иклов; р - число групп констант, выдаваемых в одном цикле (под группой подразумеваютс подр д записанные константы в блоке пам ти);m j - число констант в данной группе). Кроме того, в указанном микропрограмм ,ном устройстве в принципе не возможна выдача модифицированных констант (наборов микроопераций) при вы полнении циклических микропрограмм, если значени -выдаваемых констант (наборов микроопераций) в очередном цикле определ ютс результатами выполнени предыдущего (предыдущих) цикла. . Указанный недостаток снижает функ циональные возможности, гибкость программировани известного микропрограммного устройства управлени и приводит к значительному увеличению затрат оборудовани (количества че1 0 ек блока пам ти) при. организации цикических микpoпpoгpa iм с модификацией констант или наборов микроопераций внутри цикла. Цель изобретени - сокращение оборудовани микропрограммного устройства управлени . Поставленна цель достигаетс тем, что в микропрограммное устройство управлени -, содержащее генератор тактовых импульсов,вход которого вл етс управл ющим входом устройства, блок пам ти,:счетчик микрокомандS m дешифраторов, регистр, счетчик тактов, узел свертки, схему сравнени , первый элемент НЕ и элемент 2И-Ш1И, выход которого соединен со счетным входом счетчика-микрокоманд, первый,второй и третий входы записи которого соединены соответственно с первым входом т-го дешифратора, первым выходом (m-l)-ro дешифратора и первым выходом первого дешифратора, перва и втора группы информационных входов счетчика микрокоманд соединены соответственно с первой групт пой входов внешнего адреса микро-команд устройства и группой информа- . ционных выходов регистра, треть группа информационных входов счетчика микрокоманд соединена с группой информационных- выходов устройства, группой выходов блока пам ти, группами информационных- входов дешифраторов , группой информационных входов счетчика тактов и тшрвой группой информационных входов регистра, втора и треть группы .информационных входов которого соединены соответственно с группой информационных выходов счетчика микрокоманд и первой группой информационных.входов устройства , первый, второй и третий.входы записи регистра соединены соответственно с вторым выходом первфго дешифратора, первым выходом второго дешифратора и первым выходом третьего дешифратора , счетный вход счетчика тактов соединен с первым выходом (in-2) -го дешифратора и через первый элемент НЕ с первым входом элемента 2И-ИЛИ5 второй вход которого соединен с выходом счетчика тактов, вход записи.которого соединен с третьим выходом первого дешифратора,.четвертый выход которого соединен со стробирующими входами остальньпс дешифраторов, выходы дешифраторов подключены к соответствующим входам первой группы входов узла свертки, группа выходов i-го (i 1,2,...,m) . дешифратора соединен с i-й группой-управл ющих выходов устройства, выход узла свертки соединен с первым информационным входом схемы сравнени , второй информационный вход которой подключен к выходу контрольных разр дов блока пам ти, выход схемы сравнени вл етс выхо дом индикации исправности устройства , дополнительно введены элемент И, второй элемент НЕ, элемент ИЛИ, коммутатор адреса и элемент задержки, причем, выход генератора тактовых . импульсов соединен с первым входом элемента И, выход которого соединен со стробирующим входом схемы сравнени , входом чтени блока.пам ти и третьим входом элемента 2И-ИЛИ, второй вход элемента И соединен через второй элемент НЕ с выходом .элемента ИЛИ, входом записи блока пам ти и управл ющим входом коммутатора адреса , группа выходов которого соединена -с группой адресных входов блока пам ти и второй группой входов узла свертки, перва и втора группы нформационных входов коммутатора адреса соединены соответственно с второй группой входов внешнего адреса микрокоманд устройства и группой информационных выходов счетчика микрокоманд , первый вход элемента ИЛИ сое динен через элемент задержки с первым выходом i-ro дешифратора, а второй с- входом записи устройства, группа информационных входов блока пам ти вл етс второй группой информационных входов устройства. На чертеже представлена функциональна схема, устройства. Микропрограммное устройство управ лени содержит, генератор -1 тактовых импульсов, блок 2 пам ти счетчик 3 микрокоманд, дешифраторы f-, гистр 5, счетчик 6 тактов, узел 7 свертки, схему 8 сравнени , первый, элемент НЕ 9, элемент.. 2И-ШШ 10, эле мент И 11, второй элемент НЕ 12, эле мент ИЛИ 13, коммутатор 14 адреса и элемент 15 задержки. Устройство работает следующим образом . Первоначально производитс загру ка информации ,в блок 2 пам ти следующим образом. Команда записис вхо да записи устройства- через второй 06 вход элемента ИЛИ 13 воздействует на вход записи блока 2 пам ти, на управл ющий вход коммутатора 14 адреса и через второй элемент НЕ 12 на второй вход элемента И 11, блокиру уровнем О прохождение импульсок с выхода генератора 1 на вход чтени блока 2 пам ти, и стробирующий вход схемы 8 сравнени , а также прибавление единицы -в счетчик 3 микрокоманд. Уровень 1 с выхода элемента ИЛИ 13 разрешает прохождение информации с первой группы, информационных входов коммутатора 14 адреса, соединенных с второй группой входов внешнего адреса микрокоманд устройства, через коммутатор адреса 14 на группу адресных входов блока 2 пам ти и соответствующие входы второй группы входов, узла 7 свертки. По сигналу, поступающему на вход записи блока 2 пам ти , информаци с группы информационных входов блока 2 пам ти соединенных с второй группой инфорформационных входов устройства, записываетс в чейку, адрес которой соответствует информации, поступающей с второй группы входов внешнего адреса микрокоманд устройства. Генератор 1 тактовых импульсов вырабатывает сигналы, по которым при наличии уровн 1 на втором входе элемента И 11 производитс считывание информации из блока 2 пам ти и состо ние счетчика 3 микрокоманд измен етс на единицу после каждого опроса пам ти 2 блока. Сигнал с выхода генератора 1 тактовых импульсов поступает при наличии уровн 1 на втором входе элемента И 11 на счетный вход счетчика микрокоманд 3 через элемент 2И-ИЛИ 10 при условии, что на первьм вход элемента 2И-ИЛИ . 10 поступает разрешающий сигнал уровн 1 с выхода первого элемента НЕ 9. Уровень. на выходе первого элемента НЕ 9-соответствует уровню О первого выхода дешифратора (f.,n Микрокоманда , считанна из блока пам ти 2, по адресу, указанному в счетчике 3 микрокоманд, поступает на группы информационных входов дешифраторов 4 S 1 и в соответствии с кодом, записанным в каждой группе, на выходах этих дешифраторов , вырабатываютс микрооперации. 7 которые подаютс к устройствам цифровой вычислительной машины (не показана ) дл выполнени соответствующих действий. Значение счетчика микрокоманд . увеличиваетс на единицу,, производитс считывание микрокоманды из следующей чейки блока пам ти 2 и ее расшифровка, цикл работы устройства повтор етс . Чтение констант из блoka 2 пам ти и передача их в абоненты устро ства управлени происходит следующим образом. I , Каждому выходу дешифратора 4| соответствует абонент устройства управлени , которому записываетс кон станта из блока 2 пам ти. При возбуждении хот бы одного из выходов дешифратора 4i, на его четвертом вы ходе, св занном со стробирующими входами остальных дешифраторов, по вл етс сигнал, запрещающий выработку микроопераций на выходах дешиф раторов 42, 4, 4,-,..., 4. Поэтому при считывании константы из блока 2 пам ти и передачи ее абоненту дешиф ратора 4 дешифраторы 4, 4, 4,... 4 не работают и ложные микрооперации не вырабатываютс . Изменение содержимого любой чей ки блока 2 пам ти происходит следую щим образом. При расшифровке соответствующей микрокоманды возбуждаетс первый вы ход i-ro дешифратора, соединенный с входом элемента 15 задержки. Элемент задержки 15 осуществл ет задер ку входного сигнала на врем , равно периоду следовани импульсов генера тора 1. . Сигнал с выхода.элемента 15 задержки , проход через первый вход элемента ИЛИ 13, воздействует на вход записи блока 2 пам ти, на управл ющий вход коммутатора 14 адреса и через второй элемент НЕ 12 на второй.вход элемента И 11, блокиру уровнем О с выхода второго элемен та НЕ 12 прохождение импульсов .с вы хода генератора 1 на вход чтени бл ка 2 пам ти и стробирующий вход схе мы сравнени , а также прибавление единицы в счетчик 3 микрокоманд. Уровень 1 с вькода элемента ИЛ 13 разрешает прохождение информации 08 с первой группы информационных входов коммутатора -14 адреса, соединенных с второй группой-входов внешнего адреса микрокоманд.устройства, на группу выходов коммутатора 14 адреса и, следовательно, на группу адресных входов блока 2 пам ти. Таким образом, по сигналу, поступающему на вход записи блока 2 пам ти, информаци с группы информационных входов блока 2 пам ти записываетс в чейку, адрес которой соответствует информации , поступающей с второй группы входов внешнего адреса микрокоманд устройства. Режим Трата в микропрограмме производитс следующим образом. На счетчик тактов 6 по группе информационных входов производитс запись константы из блока пам ти 2по микрооперации, вырабатываемой третьим выходом дешифратора 4 и по вл ющейс на входе записи счетчика 6 тактов. Значение константы, записываемой на счетчик 6 тактов, должно быть равно 2 -К (где п - число разр дов счетчика тактов 6; К - число тактов, в течение которых осуществл етс режим Трата). Затем производитс обращение за следующей микрокомандой , и на первом выходе дешифратора по вл етс микроопераци , котора воздействует на счетный вход счетчика тактов 6 н через первый элемент НЕ 9 блокирует прохождение сигналов с выхода генератора 1 тактовых импульсов через элемент 2И-ИЛИ 10 на счетный вход счетчика 3микрокоманд. При этом с выхода генератора 1 тактовых импульсов на вход чтени блока 2 пам ти продолжают поступать сигналы считывани информации , и на первом выходе дешифратора 4,2 каждый раз вырабатываетс микроопераци , воздействующа на счетный вход счетчика 6 тактов и блокирующа изменение значени счетчика 3 микрокоманд. Состо ние счетчика тактов 6 измен етс на единицу после прихода каждого импульса на его счетный вход с первого выхода дешифратора 4.2 Когда состо ние счетчика 6 тактов характеризуетс числом (), т.е. все п разр дов счетчика тактов 6 наход тс в единичном состо нии, то по приходу очередного импульса на счетный вход.счетчика 6 тактов на его выходе вьфабатываетс - сигнал переполнени которьм через схему 2И-Ш1И 10 воздействует иа счетный вход счет чика 3 микрокоманд. Счетчик 3 микрокоманд , к следующему такту -измен ет свое состо ние, на единицу из следую щей чейки .блока 2 -пам ти проиэводит -с считыв.ание информации. Дл осуществлени безусловных переходов .в микропрограмме.производитс обращени к блоку 2 пам ти за константой и запись считанной константы по третьей группе:информационных входов на счетчик 3 микрокоманд по микрооперации,.вырабатываемой первым выходом дешифратора 4 и по вл ющейс на третьем входе записи счетчика 3 микрокоманд. Условные переходы-в микропрограмме осуществл ютс следующим образом. Если по ХОДУ программы необходимо проанализировать состо ние первой группы входов внешнего адреса микрокоманд устройства-, св занных с первой группой информационных входов счетчика 3 микрокоманд, или группы информационных выходов регистра 5, св занных со второй-группой информационных входов счетгчика 3 - микрокоман то на первый и второй входы записи счетчика 3. микрокоманд, св занные с первыми выходами- соответственно т-го и (m-l)-ro дешифраторов, поступают микрооперации,- по которым информаци с первой группы входов внеш него адреса микрокоманд устройства или .с группы информационных выходов регистра 5 записываетс -на счетчик 3 микрокоманд-и управление передаетс той чейке блока 2пам ти, адрее которой соответствует состо нию первой группы входов внешнего адреса микрокоманд-устройства, св занных с первой группой информационных входов счетчика-микрокоманд 3, или. состо нию группы информационных выходов регистра 5.Запись константы на регистр 5 производитс из блока 2 пам ти по первой группе информационных входов и микрооперации, вырабатываемой вторым выходом дешифратора 4| и по вл ющейс на первом 6ходе записи регистра 5. С целью расширени функциональных возможностей при организации условных переходов информаци .на- регистр . 5 может записыватьс также с первой- группы- информационных входов устройства, св занных с третьей группой информационных входов регистра 5, и с группы информационных БЬУХОДОВ счетчика 3 микрокоманд, св занных с второй группой информационных входов регистра 5,.по микроопераци м, вырабатываемьм первыми, выходами дешифраторов 4 и 4/5 и поступающим соответственно на второй и третий входы записи регистра 5. Контроль правильности работы микропрограммного ус тройства управлени в ходе выполнени микропр-ограммы осуществл етс следуюащм образом. В каждой чейке блока 2 пам ти записаны контрольные -разр ды по модулю :1 (modi) когда адреса данной чейки , блока 2 пам ти и кода выходов дешифраторов 4, 4, 4 ,..., 4, fcoответствующих информации в данной чейке блокапам ти 2. Выход контрольных разр дов блока 2 пам ти подключен к второму информационному входу схемы 8 сравнени . Узел 7 свертки осуществл ет свертку кода адреса и кода выходов дешифраторов 4i, 4, 4, 4j, ..., 4f по modi. Выход узла 7 свертки подключен к первому информационному входу схемы 8 сравнени . В каждом такте работы устройства уцравлени -сравниваетс , выход контрольных разр дов блока 2 пам ти с выходом узла 7 свертки. В случае формировани ложных микроопераций (или невыработки необходимых микроопераций ) из-за искажени информации в блоке 2 пам ти-.или кода-ад-реса вы- ход ,контрьльных разр дов блока 2 пам ти не совпадает с выходом узла 7 свертки-и схема В сравнени вырабатывает сигнал несравнени , сигнализирующий о сбое или неисправности устройства управлени , В предлагаемом микропрограммном устройстве.управлени дл -подготовки вьщачи, например, модифицированных констант в ходе выполнени циклических , микропрограмм (значени констант мен ютс в каждом,дикле) требуетс в общем случае (.Ё ) п чеек блока. 2 пам ти, т.е. Зр чеек меньше, чем в известном устройстве. Кроме того, в предлагаемом микропрограммном устройстве-в отличие от известного возможна выдача модифицированных- констант.(наборов микроопеч114012012The invention relates to computing and can be used in control devices of digital computers. A firmware control device is known comprising a clock pulse generator, a memory unit, a microinstruction counter, a register, and m decoders m. The disadvantage of this device is the need for significant equipment costs for its implementation. When, during the execution of the program, we are not required to output any micro-operations to the device outputs. during a certain period of time (ticks), it is necessary to leave in the memory of microcommands a zone of zero cells, the number of which is equal to the number of the modes of waste in the program. The number of zero cells in each zone depends on the number of cycles during which it is necessary to produce the Trat mode. All this leads to a significant increase in the cost of the memory of microinstructions when implementing such a control device. . The closest to the proposed technical entity and the achieved positive result is a microprogrammed control device containing a clock pulse generator whose start input is a control input of the device, a memory unit, microcontroller, rrt deshifter, register clock counter, convolution node, circuit comparison, the first element is NOT and element 2I-OR, the output of which is connected to the counting input of the micro-command counter, the first, second and third recording inputs of which are connected respectively to the first the output of the m-th decoder, the first output (t-1) of the decoder and the first output of the first decoder, the first and second groups of information inputs of the micro-instructions counter are connected respectively to the first group of inputs of the external address of the device micro-commands and the group of information outputs of the register, the third group of information inputs of the counter microinstructions connected to a group of information codes of the device, a group of outputs of the memory block, groups of information inputs of the decoder, a group of information inputs of the clock counter and p The first group of information inputs of the register, the second and third groups of information inputs of which are connected respectively to the group of information outputs of the micro-counter and the first group of information inputs of the device, the first, second and third inputs of the register record are connected respectively to the second output of the first decoder, the first output of the second decoder, and the first output of the third decoder, the counting input of the clock counter is connected to the first output of (P1-2) th decoder and through the first element NOT to the first input ele 2I-OR, the second input of which is connected to the output of the clock counter, the recording input of which is connected to the third output of the first decoder, the quarter output of which is connected to the gate inputs of the remaining decoders, the outputs of the decoder connected to the corresponding inputs of the first group of the convolution node, the i-ro group of outputs (i 1,2 ,. . . , m) the decoder is connected to the i-th group of control outputs of the device, the output of the convolution node is connected to the first information, the ion input of the comparison circuit, the second information input of which is connected to the output of the control bits of the memory block, the output of the comparison circuit is the output of the display device health 2. A disadvantage of the known firmware control device is the inability to promptly change the contents of any cell of the memory unit, and therefore the set of microoperations during the execution of the microprogram based on the results of operation of other computer devices, which leads to a significant consumption of memory cells when modifying constants or sets of micro-operations inside a cycle. For example, to prepare for the issuance of modified constants to subscribers during the execution of cyclic firmware (the value of the constants changes in each cycle) in a known microprogram device, it is generally required (. Z. ha,), n + 3p cells (where n is the number of H1 cycles; p is the number of groups of constants issued in one cycle (the group refers to the recorded constants in the memory block); m j is the number of constants in this group). In addition, in the specified firmware, a device in principle is not possible to issue modified constants (sets of microoperations) when executing cyclic firmware, if the values of output constants (sets of microoperations) in the next cycle are determined by the results of the previous (previous) cycle. . This disadvantage reduces the functionality and programming flexibility of a known firmware control device and leads to a significant increase in equipment costs (the number of 1 0 ek of the memory block) with. organizations of microscopic programs with modification of constants or sets of microoperations within a cycle. The purpose of the invention is to reduce the hardware of the firmware control device. The goal is achieved by the fact that in the microprogrammed control device - containing a clock pulse generator whose input is the control input of the device, a memory block,: a microcommand counter, m decoders, register, a clock counter, a convolution node, a comparison circuit, the first element NOT and element 2И-Ш1И, the output of which is connected to the counting input of the micro-instructions counter, the first, second and third recording inputs of which are connected respectively to the first input of the t-th decoder, the first output (ml) -ro of the decoder and the first output of the first the decoder, the first and second groups of information inputs of the microinstruction counter are connected respectively to the first group of the external address addresses of the device micro commands and the information group. register outputs, the third group of information inputs of the micro-command counter is connected to the group of information-outputs of the device, the group of outputs of the memory unit, the groups of information-inputs of the decoders, the group of information inputs of the clock counter and the group of information inputs of the register, the second and third groups. informational inputs of which are connected respectively to the group of informational outputs of the micro-command counter and the first group of informational. device inputs, first, second and third. the register entry inputs are connected respectively to the second output of the first decoder, the first output of the second decoder and the first output of the third decoder, the counting input of the clock counter is connected to the first output of the (in-2) th decoder and through the first element NOT to the first input of element 2I-OR5 the second the input of which is connected to the output of the clock counter, the recording input. which is connected to the third output of the first decoder ,. the fourth output of which is connected to the gate inputs of the remaining decoders, the outputs of the decoders are connected to the corresponding inputs of the first group of inputs of the convolution node, the group of outputs of the i-th (i 1,2 ,. . . , m). the decoder is connected to the i-th group of control outputs of the device, the output of the convolution node is connected to the first information input of the comparison circuit, the second information input of which is connected to the output of the control bits of the memory block, the output of the comparison circuit is the output of the device health indication, additionally the element AND, the second element NOT, the element OR, the address switch and the delay element, and the clock generator output are introduced. The pulses are connected to the first input of the element I, the output of which is connected to the gate input of the comparison circuit, the reading input of the block. the memory and the third input of the element 2И-OR, the second input of the element AND is connected through the second element NOT to the output. the OR element, the write input of the memory block and the control input of the address switch, the output group of which is connected to a group of address inputs of the memory block and the second input group of the convolution node, the first and second groups of information inputs of the address switch are connected respectively to the second group of external address inputs microinstructions of the device and a group of information outputs of the counter of microinstructions, the first input of the element OR is connected through the delay element with the first output of the i-ro decoder, and the second with the input of the recording device, the group the information inputs of the memory block is the second group of information inputs of the device. The drawing shows a functional diagram of the device. The microprogram control unit contains, a clock generator -1, a block of 2 memories, a counter of 3 micro-instructions, a decoder f-, a hyster 5, a counter of 6 cycles, a convolution node 7, a comparison circuit 8, the first element HE 9, an element. . 2I-ShSh 10, Element I 11, the second Element NOT 12, Element OR 13, the address switch 14 and the delay element 15. The device works as follows. Initially, information is loaded into memory block 2 as follows. The command recording the entry of the recording device through the second 06 input of the element OR 13 affects the recording input of the memory block 2, the control input of the address switch 14 and the second element NOT 12 to the second input of the And 11 element, blocking by O level passing from the output generator 1 to the read input of memory block 2, and the gate input of the comparison circuit 8, as well as adding one to the counter of 3 microcommands. Level 1 from the output of the element OR 13 allows the passage of information from the first group, information inputs of the address switch 14 connected to the second group of inputs of the external address of the device microinstructions through the address switch 14 to the group of address inputs of memory block 2 and the corresponding inputs of the second group of inputs of the node 7 convolutions. According to the signal input to the recording entry of memory block 2, information from the group of information inputs of memory block 2 connected to the second group of information inputs of the device is recorded in a cell whose address corresponds to information received from the second group of inputs of the external address of the device microcommands. The clock pulse generator 1 generates signals, which, in the presence of level 1 at the second input of the element 11, reads information from memory block 2 and the state of microcommand counter 3 changes by one after each interrogation of memory 2 blocks. The signal from the output of the generator 1 clock pulses arrives in the presence of level 1 at the second input of the element 11 and to the counting input of the micro-command counter 3 through element 2I-OR 10, provided that it is at the first input of the element 2I-OR. 10 a level 1 enable signal is output from the output of the first element HE 9. Level. at the output of the first element is NOT 9 - corresponds to the level O of the first output of the decoder (f. , n A microcommand read from memory block 2, at the address specified in the counter of 3 microcommands, enters groups of information inputs of decoders 4 S 1 and, in accordance with the code recorded in each group, microoperations are produced at the outputs of these decoders. 7 which are fed to a digital computer device (not shown) to perform the corresponding actions. The value of the microinstructions counter. increases by one, the micro-command is read from the next cell of memory 2 and is decoded, the device operation cycle is repeated. Reading of constants from memory block 2 and transferring them to subscribers of the control unit is performed as follows. I, Each output of the decoder 4 | corresponds to the subscriber of the control device to which the constant from memory block 2 is recorded. When at least one of the outputs of the decoder 4i is excited, at its fourth output, connected with the gate inputs of the remaining decoders, a signal appears prohibiting the production of micro-operations at the outputs of the decoders 42, 4, 4, - ,. . . , four. Therefore, when reading a constant from memory block 2 and transmitting it to the subscriber's decryptor 4, the decoders 4, 4, 4 ,. . . 4 do not work and false microoperations are not produced. The content of any one ck of memory block 2 is changed as follows. When decoding the corresponding microcommand, the first output of the i-ro decoder connected to the input of the delay element 15 is excited. The delay element 15 delays the input signal for a time equal to the period of the pulse generator 1. . Signal from the output. the delay element 15, passing through the first input of the element OR 13, affects the recording input of the memory block 2, the control input of the address switch 14 and through the second element NOT 12 to the second. element input 11, blocking level O from the output of the second element NOT 12 passing pulses. from the output of generator 1 to the input of reading block 2 of memory and the gating input of the comparison circuit, as well as the addition of a unit to the counter of 3 microcommands. Level 1 of the code of the element IL 13 permits the passage of information 08 from the first group of information inputs of the address switch -14 connected to the second group of inputs of the external address of micro-instructions. devices, per output switch group 14 addresses and, therefore, per address input group of memory block 2. Thus, according to the signal received at the input of the recording of memory 2, information from the group of information inputs of memory 2 is recorded in a cell whose address corresponds to information received from the second group of inputs of the external address of microcommands of the device. The waste mode in the firmware is as follows. At the clock counter 6, according to the group of information inputs, a constant is recorded from the memory block 2 according to the micro operation, generated by the third output of the decoder 4 and appearing at the input of the counter record 6 clock cycles. The value of the constant written to the counter of 6 cycles must be equal to 2 –K (where n is the number of bits of the counter of cycles 6; K is the number of cycles during which the Waste mode takes place). Then, the next microinstruction is accessed, and a microoperation appears at the first output of the decoder, which acts on the counting input of a clock counter 6 n through the first element NOT 9 blocks the passage of signals from the output of the clock generator 1 through the element 2I-OR 10 to the counting input of the counter 3 microscopes. In this case, information read signals continue to come from the output of the 1 clock pulse generator to the read input of the memory block 2, and at the first output of the decoder 4.2 each time a microoperation is generated, affecting the count input of the 6 clock counter and blocking the change in the counter value of 3 microcommands. The state of the clock counter 6 is changed by one after the arrival of each pulse at its counting input from the first output of the decoder 4. 2 When the counter state of 6 ticks is characterized by the number (), t. e. Since all n bits of the clock counter 6 are in the single state, then by the arrival of the next pulse to the counting input. the 6 clock counter at its output is aborted - the overflow signal through the 2I – Sh1I 10 circuit is affected by the counting input of the counter 3 microcommands. The counter of 3 microinstructions, to the next clock cycle, changes its state, by one from the next cell. block 2 -pam tee proyevodit-with readings. Information To make unconditional jumps. in the firmware. A call is made to memory block 2 for a constant and the readout of the read constant is in the third group: information inputs on the micro-command counter 3 for micro-operations ,. generated by the first output of the decoder 4 and appearing at the third input of the record of the 3 microcommand counter. Conditional jumps-in firmware are implemented as follows. If the program requires analyzing the state of the first group of inputs of the external address of the micro-commands of the device associated with the first group of information inputs of the 3 micro-instructions counter, or a group of information outputs of the register 5 associated with the second group of information inputs of the 3-microman, then the first one and the second inputs of the counter 3. micro-instructions associated with the first outputs of the m-th and (m-l) -ro descramblers, respectively, micro-operations are received, through which information from the first group of inputs of the external address of the device micro-commands or. From the group of information outputs of register 5 is recorded — on the counter 3 microcommands — and the control is transferred to that cell of the 2p unit whose address corresponds to the state of the first group of inputs of the external address of the microinstruction device associated with the first group of information inputs of the microcode counter 3, or. the state of the group of information outputs of the register 5. The constant is written to register 5 from memory block 2 by the first group of information inputs and micro-operations generated by the second output of the decoder 4 | and appearing on the first 6th register entry 5. In order to expand the functionality of the organization of conditional transitions of information. on register 5 can also be recorded from the first group of information inputs of the device associated with the third group of information inputs of the register 5, and from the group of informational VALUES of the counter 3 microcommands associated with the second group of information inputs of the register 5, by microoperations, produced by the first, outputs of the decoders 4 and 4/5 and arriving respectively at the second and third inputs of the register entry 5. The control of the correctness of the operation of the microprogram control device during the execution of the microprogram is carried out as follows. In each cell of the block 2 memory, the control bits of the module are written: 1 (modi) when the addresses of this cell, block 2 of the memory and code of the outputs of the decoders 4, 4, 4,. . . , 4, fco relevant information in this cell block 2. The output of the check bits of the memory block 2 is connected to the second information input of the comparison circuit 8. Node 7 convolution performs the convolution of the address code and exit code of the decoder 4i, 4, 4, 4j,. . . , 4f modi. The output of the convolution node 7 is connected to the first information input of the comparison circuit 8. In each cycle of operation of the device of control, it is compared, the output of the check bits of the memory block 2 with the output of the convolution node 7. In the case of the formation of false micro-operations (or the non-development of necessary micro-operations) due to the distortion of information in the memory block 2 memory type. or the code-address of the output, the control bits of the memory block 2 does not coincide with the output of the convolution node 7, and the comparison circuit B generates a non-comparison signal signaling the control device failure or malfunction, In the proposed firmware. controls for the preparation of, for example, modified constants during the execution of cyclic, microprograms (the values of the constants vary in each, dikle) is required in the general case (. G) n cell block. 2 memories, t. e. Vision cells less than in the known device. In addition, in the proposed firmware device, in contrast to the known, it is possible to issue modified constants. (sets of microsheets114012012
раций) при пыполнеиин.циклических в очередном цикле определ ютс резульмикропрограмм , если значени выдаваемых констант (наборов микроопераций)walkie-talkies) with pypnosein cyclic in the next cycle are determined by the results of the microprogram, if the values of the issued constants (sets of micro-operations)
татами выполнени предыдущего (предыдущих ) ЦИКл а.tatami perform the previous (previous) CYCLE a.