SU1136168A1 - Device for modulo 2 check of information - Google Patents
Device for modulo 2 check of information Download PDFInfo
- Publication number
- SU1136168A1 SU1136168A1 SU823499016A SU3499016A SU1136168A1 SU 1136168 A1 SU1136168 A1 SU 1136168A1 SU 823499016 A SU823499016 A SU 823499016A SU 3499016 A SU3499016 A SU 3499016A SU 1136168 A1 SU1136168 A1 SU 1136168A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- inputs
- modulo
- output
- information
- Prior art date
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Abstract
УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ИНФОРМАЦИИ ПО МОДУЛЮ ДВА, содержащее группу элементов равнозначности , причем парафазные : информационные входы каждого разр да устройства соединены с входами соответствующего элемента равнозначности группы, отличающеес тем, что, с целью расширени функциональных возможностей путем обеспечени коррекции одиночных ошибок, в него введены первый и второй сумматоры по модулю два, группа элементов И, группа сумматоров по модулю два и элемент И, причем пр мые информационные входы устройства соединены с входами первого сумматора по модулю два, выход которого соединен с первыми входами нечетных элементов И группы и с первым входом элемента И, инверсные информационные входы устройства соединены с входами второго сумматора по модулю два, выход которого соединен с первыми входами четных элементов И группы и с вторым входом элемента И, выход которого вл етс контрольным выходом устройства, выход каждого элемента равнозначности группы соединен с вторыми входами соответствующего нечетного и четного элементов И группы, выход каждого элемента И группы соединен i с первым входом соответствующего сумматора по модулю два группы, выходы сумма торов по модулю два группы образуют группу информационных выходов устройства, информационные входы устройства соединены с вторыми входами соответствующих сум маторов по модулю два группы.A DEVICE FOR CONTROL OF INFORMATION BY MODULE TWO, containing a group of equivalence elements, and paraphase: the information inputs of each bit of the device are connected to the inputs of the corresponding equivalence element of the group, characterized in that, in order to extend the functionality by providing correction of single errors, and the second modulo two adders, a group of elements And, a group of modulators modulo two and the element I, and the direct information inputs of the device are connected to the inputs the first modulo two, the output of which is connected to the first inputs of the odd elements of the AND group and the first input of the element And, the inverse information inputs of the device are connected to the inputs of the second modulo two, the output of which is connected to the first inputs of the even elements of the group and the second input And, the output of which is the control output of the device, the output of each element of equivalence of the group is connected to the second inputs of the corresponding odd and even elements of the AND group, the output of each element And a group i is connected to a first input of the corresponding adder of modulo two groups of tori outputs the sum modulo two groups form a group of information output apparatus, information input apparatus connected to the second inputs of respective sum modulo two engine diagnostics group.
Description
ооoo
О)ABOUT)
О5 00O5 00
Изобретение относитс к вычислительной технике и может быть использовано в устройствах хранени , обработки и передачи информации.The invention relates to computing and can be used in devices for storing, processing and transmitting information.
Известно устройство дл контрол информации по модулю два, содержащее две группы блоков свертки по модудю два, блок сравнени , два элемента ИЛИ, два элемента И-НЕ, группу элементов ИЛИ, элемент НЕ 1.A device for control of information modulo two is known, containing two groups of convolution blocks modudy two, a comparison block, two OR elements, two AND-NOT elements, a group of OR elements, an NOT element 1.
Наиболее близким по технической сущности к изобретению вл етс устройство дл контрол информации по модулю два, содержащее группу элементов равнозначности 2.The closest in technical essence to the invention is a device for controlling information modulo two, containing a group of elements of equivalence 2.
Недостатком известных устройств вл етс отсутствие возможности исправлени ошибки.A disadvantage of the known devices is the inability to correct the error.
Цель изобретени - расширение функциональных возможностей устройства путем обеспечени коррекции одиночных ошибок. Поставленна цель достигаетс тем, что в устройство дл контрол информации по модулю два, содержащее группу элементов равнозначности, причем парафазные информационные входы каждого разр да устройства соединены с входами соответствующего элемента равнозначности группы, введены первый и второй сумматоры по модулю два, группа элементов И, группа сумматоров по модулю два и элемент И, причем пр мые информационные входы устройства соединены с входами первого сумматора по модулю два, выход которого соединен, с первыми входами нечетных элементов И группы и с первым входом элемента И, инверсные информационные входы устройства соединены с входами второго сумматора по модулю два, выход которого соединен с первыми входами четных элементов И группы и с вторым входом элемента И, выход которого вл етс контрольным выходом устройства , выход каждого элемента равнозначности группы соединен с вторыми входами соответствующего нечетного и четного элементов И группы, выход каждого элемента И группы соединен, с первым входом соответствующего сумматора по модулю два группы , выходы сумматоров по модулю два группы образуют группу информационных выходов устройства, информационные входы устройства соединены с вторыми входами соответствующих сумматоров по модулю два группы. .The purpose of the invention is to enhance the functionality of the device by providing a correction for single errors. The goal is achieved by the fact that the device for controlling information modulo two, containing a group of equivalence elements, the paraphase information inputs of each bit of the device connected to the inputs of the corresponding equivalence element of the group, the first and second modulators two, the element group I, the group adders modulo two and the element I, and the direct information inputs of the device are connected to the inputs of the first modulo two adder whose output is connected to the first inputs of odd The elements of the group and with the first input of the element I, the inverse information inputs of the device are connected to the inputs of the second modulo two adder, the output of which is connected to the first inputs of even elements of the group and to the second input of the element I, the output of which is the control output of the device the element of equivalence of the group is connected to the second inputs of the corresponding odd and even elements of the AND group, the output of each element of the AND group is connected, with the first input of the corresponding modulo two groups, output The modulo adders two groups form a group of information outputs of the device, the information inputs of the device are connected to the second inputs of the corresponding modulo adders two groups. .
На чертеже изображена блок-схема устройства .The drawing shows a block diagram of the device.
Устройство содержит группу 1 К элементов равнозначности, где К -количество разр дов в прин той информации, первый 2 и второй 3 сумматоры по модулю два, группу 4 из 2К элементов И, группу 5 из 2К сумматоров по модулю два, элeмeнt И 6 формировани сигнала «Неисправима ощибка.The device contains a group of 1 K elements of equivalence, where K is the number of bits in the received information, the first 2 and second 3 modulo two adders, a group of 4 of 2K elements And, a group of 5 of 2K modulo two adders, the signal And 6 forming signal “Invalid error.
Устройство работает следующим образом .The device works as follows.
На входы устройства информаци поступает в парафазном коде, т.е. каждый разр д передаетс двум сигналами - «нулем и «единицей. Оба сигнала каждого из разр дов подаютс на соответствующие элементы равнозначности группы 1, на которых обнаруживаетс наличие ошибки в разр дах . На ощибку указывают одинаковые значени сигналов элементов равнозначности . Нулевые и единичные значени разр дов контролируемого кода поступают соответственно на сумматоры 2 и 3 по модулю два. Единичное значение сигнала на выходе сумматоров 2 и 3 указывает на ошибки нулевых или единичных значений кода числа. Сигналы ошибки поступают на вход Information enters the device inputs in a paraphase code, i.e. each bit is transmitted by two signals - a "zero and" one. Both signals of each of the bits are fed to the corresponding equivalence elements of group 1, where the presence of an error in the bits is detected. The error is indicated by the same values of the equivalence element signals. The zero and unit values of the bits of the monitored code are received respectively on adders 2 and 3 modulo two. A single value of the signal at the output of adders 2 and 3 indicates errors of zero or single values of the number code. Error signals are sent to the input.
5 элемента И 6, и в случае фиксации ошибок сумматорами 2 и 3 одновременно элемент И 6 формирует сигнал «Неисправима ошибка .5 elements And 6, and in the case of fixing errors by adders 2 and 3, at the same time element And 6 generates a signal “Fatal error.
Рассмотрим механизм исправлени ошибки на примере первого разр да.Consider the error correction mechanism using the example of the first bit.
Пусть на вход устройства вместо правильной комбинации 10 поступает комбинаци 00. Ошибка обнаруживаетс элементом 1-1 равнозначности первого разр да группы i. Сигнал с его выхода поступает наLet, instead of the correct combination 10, enter the combination 00 at the input of the device. An error is detected by element 1-1 of the equivalence of the first bit of group i. The signal from its output goes to
5 вход первых двух элементов 4.1 и 4.2. Одновременно ошибка обнаруживаетс сумматором 2 по модулю два, с выхода которого на вход элементов И группы 4 поступает единичный сигнал и с выхода элемента И 4.15 input of the first two elements 4.1 and 4.2. At the same time, the error is detected by the adder 2 modulo two, from the output of which a single signal arrives at the input of the elements AND of group 4 and from the output of the element 4.1.
0 на первый вход сумматора 5.1 по модулю два нулевого значени первого разр да кода поступает единичный сигнал. На второй вход этого сумматора поступает ошибочный нулевой сигнал, в результате чего ча вь1ходе сумматора 5.1 вырабатываетс откорректированный сигнал «1. Единична позици при этом не исправл етс , так как элемент И 4.2 единичной позиции управл етс сумматором 3 по модулю два, на зыходе которого получен нулевой сигнал. Аналогично обнаруживаетс и исправл етс ошибка в других разр дах.0 to the first input of the adder 5.1 modulo two zero values of the first bit of the code receives a single signal. An erroneous zero signal arrives at the second input of this adder, as a result of which, when the adder 5.1 goes, the corrected signal "1. The single position is not corrected in this case, since the single position element 4.2 of the single position is controlled by modulo 2 adder 3, on the output of which a zero signal is received. Similarly, an error is detected and corrected in other bits.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823499016A SU1136168A1 (en) | 1982-10-13 | 1982-10-13 | Device for modulo 2 check of information |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823499016A SU1136168A1 (en) | 1982-10-13 | 1982-10-13 | Device for modulo 2 check of information |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1136168A1 true SU1136168A1 (en) | 1985-01-23 |
Family
ID=21031667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823499016A SU1136168A1 (en) | 1982-10-13 | 1982-10-13 | Device for modulo 2 check of information |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1136168A1 (en) |
-
1982
- 1982-10-13 SU SU823499016A patent/SU1136168A1/en active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР № 877546, кл. G 06 F 11/08, 1979. 2. Селлерс Ф. Методы обнаружени ошибок в работе ЭЦВМ. М.,,«Мир 1972, с. 190192, фиг. 10-4 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1136168A1 (en) | Device for modulo 2 check of information | |
KR880006618A (en) | Input Management Circuit for Programmable Machinery | |
SU815908A1 (en) | Binary code decoding device with single error correction | |
SU1233145A1 (en) | Device for calculating complex number modulus | |
SU396011A1 (en) | -h'SNESSY '•' '-' ^ T (^ L '<•' - "" »r -" "- **?; .-." • i ']'; | |
SU794728A1 (en) | Decoding device with error correction | |
RU1817248C (en) | Device for correcting errors in two fibonacci codes | |
SU596949A1 (en) | Arrangement for detecting errors in check equipment | |
SU898633A1 (en) | Redundancy device | |
SU655228A1 (en) | Accumulator oddness control device | |
SU1104505A2 (en) | Device for calculating complex number modulus | |
SU1038946A1 (en) | Device for adder error detecting and correction | |
SU392494A1 (en) | I ALL-UNION | j; rn -: - fVi | O.TF) inHMFnMMAvtorsRaditelKievsk expedition of the Ukrainian scientific research geological instituteSHSJiHOTEKA | |
SU1352491A1 (en) | Device for checking by modulus two with monitoring | |
SU1322286A1 (en) | Device for modulo two checking and restoring of information | |
SU1645958A2 (en) | Digital nodes controller | |
SU1179345A1 (en) | Device for checking eight-bit decoder | |
SU1434542A1 (en) | Counter | |
SU1336254A1 (en) | System for correcting errors in transmission of n-position code words | |
SU1068942A1 (en) | Device for checking binary information in berger codes | |
SU813434A1 (en) | Shift register testing device | |
SU1100639A1 (en) | Device for correcting errors in memory units | |
SU525149A1 (en) | Device for reducing redundancy of information | |
RU1797119C (en) | Device for conversion of numbers from code of residual class into position code with check of errors | |
SU1383484A1 (en) | Error correction device |