SU1135012A1

SU1135012A1 - Device for checking wire communication channels

Info

Publication number: SU1135012A1
Application number: SU813346477A
Authority: SU
Inventors: Игорь Михайлович Букин; Владимир Алексеевич Мясоедов
Original assignee: Предприятие П/Я А-1736
Priority date: 1981-10-08
Filing date: 1981-10-08
Publication date: 1985-01-15

Abstract

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПРОВОДНЫХ КАНАЛОВ СВЯЗИ, содержащее первый и второй задающие приемопередатчики команд, исполнительный приемопередатчик команд, г коммутаторов (f - число символов в слове ), блок выбора направлени передачи и анализатор временных интервалов, причем первый информационный выход каждого коммутатора через соответствующий проводной канал св зи соединен с соответствующим входом исполнительного приемопередатчика команд, а первые и вторые управл ющие выходы первого и второго задающих приемопередатчиков команд через линии св зи соединены соответственно с первым и четвертым, вторым и третьим сигнальными входами блока выбора направлени передачи, отлич ающее с тем, что, с целью гокращени времени контрол ,, первый и второй информационные входы каждого коммутатора через проводные каналы св зи соединены соответственно с соответствук дим информационным выходом задающего приемопередатчика команд и с соответствующим информационным выходом второго задающего приемопередатчика команд, управл ющий вход которого соединен с управл ющим входом первого задающего приемопередатчика команд и через линию св зи с первым выходом анализатора временных интервалов, второй вькод которого соединен с управл ющим входом блока выбора направлени передачи , первый, второй, третий и четвер тый выходы которого соединены соответственно с объединенными первыми, объединенными вторыми, объединен-ными третьими и объединенными четвертыми управл ющими входами коммутаторов , второй информационный выход каждого из которых соединен с соответствующим сигнальным входом анализатора временных интервалов, управл ющий вход которого соединен с п тым выходом блока выбора направлени пе редачи . 2.Устройство по п. 1, отличающеес тем, что каждый коммутатор содержит последовательно соединенные первый,второй, третий и четвертый логические элементы, при этом выход четвертого и первый вход оо первого, выход первого и первый СП вход четвертого логических элементов соответственно объединены, а первые входы первого и третьего, вторые входы первого, второго, третьего и 1С четвертого, а также выходы первого и третьего логических элементов вл ютс соответственно первым и вторым информационными входами, первым, вторым, третьим и четвертым управ- л ющими входами и первым и вторым информационными выходами коммутатора . 3.Устройство по п. 1, о т л ичающеес тем, что блок выбора направлени передачи содержит первый, второй, третий и четвертый1. DEVICE FOR MONITORING WIRE COMMUNICATION CHANNELS, containing the first and second command command transceivers, the command command transceiver, g switches (f is the number of characters in the word), the block for selecting the direction of transmission and the time analyzer, and the first information output of each switch through the corresponding wire the communication channel is connected to the corresponding input of the executive transceiver of commands, and the first and second control outputs of the first and second master transceivers of a com In this case, for the purpose of shortening the monitoring time, the first and second information inputs of each switch are connected via wired communication channels, respectively, to the first and fourth, second and third signal inputs of the transmission direction selection block. with the corresponding information output of the command master transceiver and with the corresponding information output of the second master command transceiver, the control input of which is connected to the master in the first master transceiver of commands and through the communication line with the first output of the time analyzer, the second code of which is connected to the control input of the transmission direction selector, the first, second, third and fourth outputs of which are connected respectively to the combined first, combined second, combined - third and combined fourth control inputs of the switches, the second information output of each of which is connected to the corresponding signal input of the analyzer intervals, the control input of which is connected to the fifth output of the transmission direction selection block. 2. The device according to claim 1, characterized in that each switchboard contains first, second, third and fourth logic elements connected in series, the output of the fourth and first input OO of the first, the output of the first and the first SP of the fourth logic element, respectively, combined, and the first inputs of the first and third, the second inputs of the first, second, third and 1C fourth, as well as the outputs of the first and third logic elements are the first and second information inputs, first, second, third and fourth, respectively. rtym l yuschimi controlled inputs and first and second data outputs of the switch. 3. The device according to claim 1, wherein the transmission direction selection unit comprises first, second, third and fourth

Description

элементы ИЛИ, первые входы которых соединеныСоответственно с первым, вторым, TpejTbHM и четвертым входами элемента И, вл ющимис соответственно первым, вторым, третьим и четвертым сигнальными входами блока выбора направлени передачи, управл ющим входом и перэым, вторым, третьим, четвертым и п тым выходами которого вл ютс соответственно объединенные вторые входы первого, второго третьего и четвертого элементов ИЛИ и выходы первого, второго, третьего и четвертого элементов ИЛИ и элемента И.OR elements, the first inputs of which are connected respectively to the first, second, TpejTbHM and fourth inputs of the AND element, which are respectively the first, second, third and fourth signal inputs of the transmission direction selector, the control input and the first, second, third, fourth and fifth the outputs of which are respectively the combined second inputs of the first, second, third and fourth OR elements and the outputs of the first, second, third and fourth OR elements and I.

4. Устройство по п. 1, отличающеес тем, что анализатор временных интервалов содержит х умматор по mod 2 и последовательно соединенные счетчик импульсов, формирователь импульсов, блок пам тиi второй вход которого через переключатель соединен с первым вькодом сумматора по mod 2, второй выход которого соединен с вторым входом пере50124. The device according to claim 1, characterized in that the time interval analyzer comprises x modulating modulators x and a series-connected pulse counter, a pulse shaper, the memory block of which the second input is connected via a switch to the first code of the adder mod 2, the second output of which connected to the second input pe5012

ключател , и блок сравнени контролируемых временных интервалов с заданным временным интерваломkey switch, and a unit for comparing monitored time intervals with a given time interval

2(t. .2 (t.

где tf, момент приема сигнала исполнительным приемопередатчиком;where tf, the moment of reception of the signal by the executive transceiver;

i - момент прохождени комъгутаторов сигналом от задающего приемопередатчика; i -.точка проводного канала св зи, в которую включены коммутаторы;i is the moment when the switch passes from the master transceiver; i -.point wired communication channel, which includes switches;

consi Р обработки сигнала исполнительным приемопередатчиком ,consi P signal processing executive transceiver,

причем выход блока пам ти, выход блока сравнени , вход счетчика импульсов и входы сумматора по mod 2 вл ютс соответственно первым и вторым выходами, управл ющим и сигнальными входами анализатора временных интервалов.wherein the output of the memory unit, the output of the comparator unit, the input of the pulse counter and the inputs of the modulo-2 adder are the first and second outputs, the control and signal inputs of the time analyzer.

Изобретение относитс к электросв зи и может быть использовано дл контрол и испытаний переключаемых каналов св зи. Известно устройство дл контрол проводных каналов св зи, содержащее первый и второй задающие приемопередатчики команд, исполнительный приемопередатчик команд, коммутаторы , блок выбора направлени передач и анализатор временные интервалов, причем, первый информационный выход каждого коммутатора через соответствующий проводной канал св зи соед ней с соответствующим входом испопнительногб приемопередатчика команд , а первые и вторые управл ющие выходы первого и второго задающих приемопередатчиков .команд через линии св зи соеди-г йены соответственно с первым, вторым, третьим и четвертым йиг нальными входами блока выбора направлени передачи 1 . Однако известное устройство требует значительных временных затрат на проведение контрол . Цель изобретени - сокращение времени контрол . Цель достигаетс тем, что .в устройстве дл контрол проводных каналов св зи, содер сащем первый и второй задающие приемопередатчики команд, исполнительный приемопередатчик команд, коммутаторов (п - число символов в слове), блок выбора направлени передачи и анализатор временных интервалов, причем первый информационный выход каждого коммутатора через соответствующий проводной канал св зи соединен с соответствующим входом исполнительного приемопередатчика команд, а первые и вторые управл ющие выходы первого и второго задающих приемопередатчиков команд через линии св зи соединены соответственно с первым и четвертым , вторым и третьим сигнальными входами блока выбора направлени 3 передачи, первый и второй информационные входы каждого коммутатора через проводные каналы св зи соединены соответственно с соответствующим информационным выходом первого задающего приемопередатчика команд и с соответствующим информационным выходом второго задающего приемопередатчика команд, управл ющий вход которого соединен с управл ющим входом первого задающего приемопередатчика команд и через линию св зи с первым выходом анализатора временных интервалов, второй выход которого соединен с управл ющим входом блока выбора направлени передачи, первый второй, третий и четвертый выходы которого соединены соответственно с объединенными первыми, объединенными вторыми, объединенными, третьими и объединенными четвертыьм управл ю щими входами коммутаторов, второй информационный выход каждого из которых соединен с соответствующим си нальным входом анализатора временны интервалов, управл ющий вход которо го соединен с п тым выходом блока в бора направлени передачи. Кроме того, каждый коммутатор содержит последовательно соединенные первые, второй, третий и четвер тый логические элементы, при этом выход четвертого и первый вход первого , вькод первого и первый вход четвертого логических элементов соответственно объединены, а первые входы первого и третьего, вторые вх ды первого, второго, третьего и четвертого, а также выходы первого и третьего логических элементов вл ютс соответственно первым и вторым информационными входами, первым , вторым, третьим и четвертым управл ющими входами и первым и вто рым информационными входами коммута тора. Блок выбора направлени передачи содержит первый, второй, третий и четвертый элементы ИЛИ, первые входы которых соединены соответственно с первым, вторым, третьим и четвертым входами элемента И, вл ющимис соответственнопервым, вторым, трет им и четвертым сигнальными входами блока выбора направлени передачи, управл ющим входом и первым, вторым третьим, четвертым и п тым выходами которого вл ютс соответственно объединенные вторые входы первого,. 124 второго, третьего и четвертого элементов ИЛИ и выходы первого, второго , третьего и четвертого элементов ИЛИ и эл« мента И. Анализатор временных интервалов содержит сумматор по mod 2 и последовательно соединенные счетчик импульсов , формирователь импульсов, блок пам ти, второй вход которого Через переключатель соединен с первым выходом сумматора по mod 2, второй выход которого соединен с вторым входом переключател , и блок сравнени контролируемых временных интервалов с заданным временным интервалом )oonsl. где i - момент приема сигнала исполнительным приемопередатчиком; i - момент прохождени коммутаторов сигналом от задающего приемопередатчика; i - точка проводного канала св зи, в которую включены коммутаторы; const РР обработки сигнала исполнительным приемопередатчиком . причем выход блока пам ти, выход блока сравнени , вход счетчика импульсов и входы сумматора по mod 2 вл ютс соответственно первым и вторым выходами, управл ювщм и сигнальными входами анализатора временных интервалов . На фиг,1 приведена гнкциональна схема устройства; на фиг.2 - временные диаграммы, по сн ющие его работу . Устройство дл контрол проводных каналов св зи содержит первый 1.1 и второй 1.2 задающие приемопередатчики команд, исполнительный приемопередатчик 2, и коммутаторов 3.1, 3.2,.. . ,3,ti (л - число символов в слове), блок 4 выбора направлени передачи и анализатор 5 временных интервалов . Каждый коммутатор 3.1 - З.г содержит последовательно соединенные первый , второй, третий и четвертый логические элементы 6, 7, 8и9. При этом выход четвертого и первый вход первого логических элементов 9 и 6, а также выход первого и первый вход четвертогоЛогических элементов 6 и 9 соответственно объединены; выs ход первого и выход третьего логических элементов 6 и 8 также объеди нены и вл ютс первым и вторым информационными выходами 10.1 - 10п коммутаторов 3.1 - Зп , а первые вх ды первого и третьего логических элемен-тов 6 и 8, вторые входы первого , второго, третьего и четвертого логических элементов 6, 7, 8 и 9 вл ютс соответственно первым информационным входом 11, вторым информационны входом 12, первым, вто рым, третьиА и четвертым управл ющими входами 13, 14, 15 и 16. Логические элементы 6, 7, 8 и 9 коммутаторов 3.1 Зп имеют три состо ни выхода: О, 1 и Разомкнуто (высокое выходное сопротивление). Если на второй (.управл ющий) вход логического элемента подан О, то на его выходе по витс О или 1 в зависимости от состо ни первого (информационного ) входа. Если на управл ющем входе логического элеме та - I, то состо ние выхода Разомкнуто . В качестве логических элементов 6, 7, 8 и 9 с трем состо ни ми выхода могут быть испол зованы, например, элементы микропро цессорной серии 589АП16 (589АП26). Одноименные управл ю1Цие входы 1 3 14, 15 и 16 коммутаторов 3.1 - 3. n объединены. Первый и второй информационные входы II и 12 каждого ком мутатора 3,1 - 3.n через проводные . каналы св зи соединены соответствен но с соответствующими информационным выходом первого задающего приемопередатчика 1.1 команд и с соответствующим Информационным выходом второго задающего приемопередатчика 1.2 команд, а первый информацион ный выход 10.1 - 10.л каждого комму татора через соответствующий провод ной канал св зи соединен с соответсттзукнцим входом исполнительного приемопередатчика 2 команд. Второй информационный выход 10.1-10.1л каж дого Коммутатора соединен с соответ ствующим сигнальным входом анализатора 5 временных интервалов. Блок 4 выбора направлени переда чи содержит элементы ИЛИ 17 - 20 и элемент И 21, первый, второй, третий и четвертый входы которого соединены соответственно с первыми дами первого, второго, третьего и четвертого элементов ИЛИ 17, 18, 19 и 20. Вторые входы последних объеди 126 нены и вл ютс управл ющим входом 22 блока 4 выбора направлени передачи, а первый, второй, третий и четвертый входы элемента И 21 вл ютс соответственно его первым, вторым, третьим и четвертым сигнальными входами 23, 24, 25 и 26. Выходы первого , второго, третьего и четвертого элементов И 17, 18, 19 и 20 вл ютс соответственно первым, вторым, третьим и четвертым выходами, а выход элемента И 21 вл етс п тым выходом 27 блока 4 выбора направлени передачи. Первый, второй, третий и четвертый выходы блока 4 выбора направлени передачи подключены соответственно к объединенным одноименным управл ющим входам 13, 14, 15 и 16 коммутаторов 3.1 - З.п. Первый и второй сигнальные входы 23 и 24 блока 4 выбора направлени передачи через линии св зи соединены соответственно с первыми управл ющими выходами задающих приемопередатчиков 1.1 и 1.2, а четвертый и третий сигнальные входы 26 и 25 через линии св зи соединены соответственно с BiOpNMH управл ющими входами задающих приемопередатчиков 1.1 и 1.2. Анализатор 5 временных интервалов содержит сумматор 28 по mod 2, блок 29 пам ти, счетчик 30 импульсов , формирователь 31 импульсов и блок 32 сравнени контролируемых временных интервалов с заданным временным интервалом Т 2()+ tcoh9+ Счетчик 30 импульсов, формирователь 31, блок 29 пам ти и блок 32 сравнени соединены последовательно . Второй вход блока 29 пам ти через переключатель соединен с первым выходом сумматора 28 по mod 2, второй выход которого соединен с вторым входом переключател . При этом пр мой выход блока 29 пам ти, выход блока 32 сравнени , вход счетчика 30 импульсов и входы сумматора 28 по mod 2 вл ютс соответственно первым и вторым выходами, управл ющим и сигнальными входами анализатора 5 временных интервалов . Сигнальные входы анализатора 5 временных интервалов подключены соответственно к вторым информационным выходам IO.I - lO.rt коммутаторов 3.1 - З..Г1, управл ющий вход соединен с п тым выходом 27 блока 4 выбораThe invention relates to telecommunications and can be used to control and test switchable communication channels. A device for monitoring wired communication channels is known, comprising first and second command master transceivers, an executive command transceiver, switches, a gear direction selection unit, and a time interval analyzer, wherein the first information output of each switch is connected via a corresponding wired communication channel. the command transceiver is used, and the first and second control outputs of the first and second master transceivers through the communication lines The yens are, respectively, with the first, second, third, and fourth signal inputs of the transmission direction selection block 1. However, the known device requires significant time spent on control. The purpose of the invention is to reduce the control time. The goal is achieved by the fact that in the device for monitoring wired communication channels, containing the first and second specifying command transceivers, an executive command transceiver, switches (n is the number of characters in a word), a transmission direction selection unit and a time analyzer, the first information the output of each switch is connected through the corresponding wired communication channel to the corresponding input of the executive transceiver commands, and the first and second control outputs of the first and second driver circuits The command transmitters are connected via the communication lines to the first and fourth, second and third signal inputs of the transmission direction selector 3, respectively, the first and second information inputs of each switch are connected via wired communication channels to the corresponding information output of the first command transceiver, respectively, and the output of the second master transceiver of commands, the control input of which is connected to the control input of the first master transceiver command transmitter and through the communication line with the first output of the time analyzer, the second output of which is connected to the control input of the transmission direction selection block, the first second, third and fourth outputs of which are connected respectively to the combined first, combined second, combined, third and combined fourth control inputs of the switches, the second information output of each of which is connected to the corresponding signal input of the time analyzer, the control input of which is It is connected to a fifth output of the boron in the transfer direction. In addition, each switch contains serially connected first, second, third, and fourth logic elements, with the output of the fourth and the first input of the first, the code of the first and the first input of the fourth logic elements, respectively, combined, and the first inputs of the first and third, second inputs of the first the second, third and fourth, as well as the outputs of the first and third logic elements are respectively the first and second information inputs, the first, second, third and fourth control inputs and the first and volts eye data inputs of the commutation of the torus. The transmission direction selection block contains the first, second, third, and fourth OR elements, the first inputs of which are connected to the first, second, third, and fourth inputs of the AND element, respectively, which are the first, second, third, and fourth signal inputs of the transmission direction selection block, respectively. The first input and the second, third, fourth and fifth outputs of which are respectively the combined second inputs of the first. 124 of the second, third and fourth OR elements and the outputs of the first, second, third and fourth OR elements and I. The time interval analyzer contains an modulo-2 adder and a series-connected pulse counter, pulse shaper, memory block, the second input of which Via the switch is connected to the first output of the modulo-2 adder, the second output of which is connected to the second input of the switch, and the comparison unit of the monitored time intervals with the specified time interval) oonsl. where i is the moment of reception of the signal by the executive transceiver; i is the instant of the passage of the switches by the signal from the master transceiver; i is the point of the wired communication channel to which the switches are connected; const PP signal processing by the executive transceiver. wherein the output of the memory unit, the output of the comparison unit, the input of the pulse counter and the inputs of the modulo 2 adder are the first and second outputs, respectively, of the control and signal inputs of the time analyzer. FIG. 1 is a diagram of the device; 2 shows timing diagrams for his work. The device for monitoring wired communication channels contains first 1.1 and second 1.2 command transceivers of commands, executive transceiver 2, and switches 3.1, 3.2, .... , 3, ti (l is the number of characters in a word), block 4 for selecting the transmission direction and analyzer for 5 time intervals. Each switch 3.1 - З.г contains sequentially connected first, second, third and fourth logic elements 6, 7, 8 and 9. The output of the fourth and first input of the first logic elements 9 and 6, as well as the output of the first and first input of the fourth Logic elements 6 and 9, respectively, are combined; the output of the first and the output of the third logic elements 6 and 8 are also combined and are the first and second information outputs 10.1 - 10p of the switches 3.1 - Sn, and the first inputs of the first and third logic elements 6 and 8, the second inputs of the first, second the third and fourth logic elements 6, 7, 8 and 9 are respectively the first information input 11, the second information input 12, the first, the second, the third A and the fourth control inputs 13, 14, 15 and 16. Logic elements 6, 7 , 8 and 9 switches 3.1 Zn have three output states: O, 1 and Razomk UTO (high output impedance). If the second (control) input of the logic element is O, then its output is Vits O or 1 depending on the state of the first (informational) input. If the control input of the logic element is I, then the output state is Open. As logic elements 6, 7, 8 and 9 with three output states, elements of the microprocessor series 589AP16 (589AP26) can be used, for example. Same-name control inputs 1 3 14, 15, and 16 of switches 3.1 - 3. n are combined. The first and second information inputs II and 12 of each switch 3.1 - 3.n via wired. communication channels are connected respectively with the corresponding information output of the first master transceiver 1.1 commands and with the corresponding Information output of the second master transceiver 1.2 commands, and the first information output 10.1 to 10 l of each switch is connected to the corresponding input channel Executive transceiver 2 commands. The second information output 10.1-10.1l of each Switch is connected to the corresponding signal input of the analyzer of 5 time intervals. The transmission direction selection unit 4 contains OR elements 17-20 and AND element 21, the first, second, third and fourth inputs of which are connected respectively to the first terminals of the first, second, third and fourth elements OR 17, 18, 19 and 20. Second inputs the latter are combined and are the control input 22 of the transmission direction selection unit 4, and the first, second, third and fourth inputs of AND 21 are its first, second, third and fourth signal inputs 23, 24, 25 and 26, respectively. Outputs of the first, second, third and fourth element And in 17, 18, 19 and 20 are respectively first, second, third and fourth outputs, and the output of AND gate 21 is the fifth block selector 4 yield of 27 transmission directions. The first, second, third, and fourth outputs of the transmission direction selection unit 4 are connected respectively to the integrated control inputs 13, 14, 15, and 16 of the switches 3.1 — Z.p. The first and second signal inputs 23 and 24 of the transmission direction selection block 4 through the communication lines are connected respectively to the first control outputs of the master transceivers 1.1 and 1.2, and the fourth and third signal inputs 26 and 25 through the communication lines are connected to the BiOpNMH control inputs respectively defining transceivers 1.1 and 1.2. The time interval analyzer 5 comprises an adder 28 mod 2, a memory block 29, a pulse counter 30, a pulse shaper 31 and a comparison time interval block 32 with a predetermined time interval T 2 () + tcoh9 + a pulse counter 30, a shaper 31, a memory block 29 The units and the comparison unit 32 are connected in series. The second input of the memory unit 29 is connected via a switch to the first output of the modulator 28 mod 2, the second output of which is connected to the second input of the switch. Here, the direct output of the memory unit 29, the output of the comparison unit 32, the input of the pulse counter 30 and the inputs of modulo 28 mod 2 are respectively the first and second outputs, the control and signal inputs of the analyzer of 5 time slots. The signal inputs of the analyzer of 5 time intervals are connected respectively to the second information outputs IO.I - lO.rt of switches 3.1 - З.Г1, the control input is connected to the fifth output 27 of block 4 of choice

направлени передачи, первый выход через линию св зи - с управл ющими i входами первого и второго задающих приемопередатчиков 1.1 и 1.2, а второй выход - с управл ющим входом 22 блока 4 выбора направлени передачи .the transmission direction, the first output through the communication link - with the control i inputs of the first and second reference transceivers 1.1 and 1.2, and the second output - with the control input 22 of the transmission direction selection block 4.

Задающий приемопередатчик 1.1 (1.2) предназначен дл выдачи сигналов выбора направлени , выдачи сигналов к исполнительному приемопередатчику 2 и приема от порледнего сигналов подтверждени с целью обработки информации. В общем случае задающим приемопередатчиком может быть процессор.The driver transceiver 1.1 (1.2) is designed to issue directional selection signals, issue signals to executive transceiver 2, and receive confirmation signals from the last-minute acknowledgment signals for processing information. In general, the master transceiver may be a processor.

Исполнительньй приемопередатчик 2 предназначен дл приема сигналов от задающего приемопередатчика 1.1 (1.2), их обработки и выдачи сигналов подтверждени к задающему приемопередатчику 1.1 (1 .2 J.Execution transceiver 2 is designed to receive signals from master transceiver 1.1 (1.2), process them, and issue acknowledgment signals to master transceiver 1.1 (1.2 J.

В качестве исполнительного приемопередатчика 2 может быть использовано внешнее или периферийное-устройство или устройство удаленных терминалов (например, АЦПУ, внешнее запоминсшицее устройство и т.д.) .As the executive transceiver 2, an external or peripheral device or a device of remote terminals (for example, an ADC, an external memory device, etc.) can be used.

Сумматор 28 по mod 2 предназначен дл выработки положительного импульса только при наличии информации (посланных сигналов или сигналов подтверждени )на выходах 10.1 - 0. коммутаторов 3.1 - З.п. Сумматор 28 по mod 2 может быть реализован, например , на ИС 155 ИП2.Modulator 28 mod 2 is intended to generate a positive pulse only if there is information (sent signals or confirmation signals) at the outputs 10.1 - 0. Switches 3.1 - Zp The adder 28 mod 2 can be implemented, for example, on IP 155 IP2.

Первый и второй выходы сумматора 28 по mod 2 соединены соответственно с первым и вторым входами переключател , выход которого соединен с вторым (счетным ) входом блока 29 пам ти. В зависимости от того, четное или нечетное число единичных бит содержит передаваемое по каналу слово, второй вход блока 29 пам ти перемычкой подключаетс к первому или второму ВЫХОДУ сумматуэра 28 по mod 2.The first and second outputs of the modulator 28 mod 2 are connected respectively to the first and second inputs of the switch, the output of which is connected to the second (counting) input of the memory block 29. Depending on whether the even or odd number of single bits contains the word transmitted through the channel, the second input of memory block 29 is connected by a jumper to the first or second OUTPUT of the adder 28 mod 2.

Блок 29 пам ти может быть реализован , например, на триггере ИС 133 ТМ2, работающем в счетном режиме (третий вход -D -вход триггера св зан с его инверсным выходом). Сигнал на второй вход (С-вход) поступает с соответствуюп(его выхода сумма тора 28 по mod 2 и триггер срабатывает по фронту этого сигнала (переход из низкого уровн в высокий).The memory unit 29 may be implemented, for example, on the TM 133 TM2 trigger operating in the counting mode (the third input -D -input of the trigger is associated with its inverse output). The signal to the second input (C-input) comes from the corresponding (its output is the sum of torus 28 mod 2 and the trigger is triggered on the front of this signal (transition from low to high).

Четвертый вход (R-вход) триггера соединен с выходом формировател 31 и вл етс входом установки в исходное состо ние.The fourth input (R input) of the trigger is connected to the output of the imaging unit 31 and is the setup input to the initial state.

Счетчик 30 предназначен дл выработки импульса по каждому нечетному импульсу (1,3,5,), поступающему с п того выхода 27 блока А вы бора направлени передачи (перепадCounter 30 is designed to generate a pulse for each odd pulse (1, 3, 5,) coming from the fifth output 27 of block A of the transmission direction selection (differential

О с высокого уровн в низкий). Счетчик может быть, например, реализован на счетном триггере ИС 133 ТМ2, включенном в счетном режиме с инвертором на счетном входе.About high to low. The counter can be, for example, implemented on the counting trigger IC 133 TM2, included in the counting mode with an inverter on the counting input.

5 Формирователь 31 импульсов предназначен дл формировани короткого импульса по переднему фронту сигнале ( перепад с низкого уровн в высокий), поступающего со счетчика 30. По импульсу на выходе формировател 31 (перепад с высокого уровн в низкий) происходит установка по R-входу в исходное состо ние блока 29 пам ти. Блок 32 сравнени осуществл ет5 The pulse shaper 31 is designed to form a short pulse at the leading edge of the signal (difference from low to high) coming from counter 30. The pulse at the output of shaper 31 (difference from high to low) is set to the R input state memory unit 29 memory. Comparison unit 32 performs

5 контроль временных интервалов с5 control time intervals with

заданным временным интервалом и вы рабатывает импульс в случае превышени контролируемым интервалом заданного.Импульс вырабатываетс specified time interval and generates a pulse in case the control interval exceeds the specified one. The impulse is produced

0 только в том случае, если на входе0 only if the input

блока 32 сравнени сигнал с высоким уровнем с выхода блока 29 пам ти присутствует в течение времени, больщего, чем заданное врем Т Comparison unit 32 A high level signal from the output of memory unit 29 is present for a time longer than the predetermined time T

5 2(). В качестве блока 32 сравнени может быть использован серийный таймер.5 2 (). As a comparison unit 32, a serial timer can be used.

На фиг.2 приведены соотношени дл нормальной работы (случай Ы иFigure 2 shows the relationships for normal operation (case B and

р работы с отказом (случай 2 К На фнг.2 обозначены: q - состо ние переключаемого канала от задающего приемопец: { Хатчика, например 1.1, к исполнительному приемопередатчику 2 (задающий приемопередатчик 1.1 входы 11 - логические элементы 6 коммутаторов 3.1 - 3,пвыходы 10.1 - 10.h - исполнительный приемопередатчик 2); нулевое значе- F work with failure (case 2 K On fn.2: q - the state of the switched channel from the master transceiver: {Hatchik, for example 1.1, to the executive transceiver 2 (the master transceiver 1.1 inputs 11 - logic elements 6 of the switch 3.1 - 3, outputs 10.1 - 10.h - executive transceiver 2); zero value

Q ние соответствует сигналам выбора направлени , заштрихованные односторонне значени соответствуют разомкнутому состо нию канала;Qsc corresponds to the directional selection signals, the shaded one-sided values correspond to the open channel state;

S- состо ние переключаемогоS- switchable state

канала от испсшнительного приемопередатчика 2 к задакщему приемопередатчику , например 1.1 (исполнительный приемоп&редатчик 2 - выходы 9; 10.I - 10.n - логические элементы 9 ком таторов 3.1 - 3n - входы 11 задающий приемопередатчик 1.1); двой ным штрихом отмечено разомкнутое состо ние переключаемого канала, реали зованное в результате контрол ; в - сигналы от задак цего приемопередатчика , например 1.1, к испол нительному приемопередатчику 2 (сигнал передаетс нулевым значением); г - сигналы подтверждени от исполнительного приёмопередатчика 2 к задающему приемопередатчику, причем в случае 1 подтверждение есть, а в случае 2 подтверждение нет; д - результат запоминани моментов прохождени коммутаторов послан HbJM сигналом i (от задающего приемопередатчика ) и сигналом подтверждени in (от исполнительного приемопередатчика ) в вцде импульса длительностью Tj. (импульсы показаны единичным значением, индекс 1 - дл случа Г, индекс 2 - дл случа 2); с - импульсы длительностью Т. . соответствукщие заданному интервалу времени; - результат сравнени полученны . интервалов tj, с заданньм Т, в виде импульса единичного значени , при этом дл случа 1 импульс отсутствует , а дл случа 2 - имеетс . ; Принцип работы устройства заключаетс в следующем. Обмен информацией между задающим и исполнительным приемопередатчиками производитс по каналу св зи, в заданную точку v которого включен переключатель, без дополнительных контрольных линий. По каждой линии канала может быть реализовано два направлени (от задающего приемо передатчика к исполнительному и наоборот ). Инициатива в выборе направлени принадлежит задак цему приемопередатчику , который реализует выбор направлени обмена (фиг.2а, 6). Контроль производитс одновременно с обменом информацией. Поскольку обмен ;должен производитьс четными (нечет ными)) кодами, предварительного конт рол не требуетс . Обмен может производитьс как в параллельном, так ив последователь . ном коде. Пример реализации прер,ставлен на фиг.1 дл параллельного h-разр дного . В случае примеиени последовательного кода дл 12 св зи задающего приемопередатчика с исполнительным нужна только одна переключаема лини канала и, соответственно , один коммутатор. Сущность контрол состоит в том, что в переключателе, включенном в заданную точку i канала св зи, запонимают моменты прохождени посланного от задающего приемопередатчика сигнала (AHr.2d, ) и сигнала (подтверждени ), посланного от исполнительного приемопередатчика (., i) . По указанным моментам в переключателе формируют временной интервал (фиг.23, TI), который сравнивают с заданным интервалом {4мг.2е, Tj) . Заданный интервал выбираетс из соотношени Ч 21 и- Попв1 . где: t - момент приема исполнительным приемопередатчиком сигнала; t- - момент прохождени переключател ( заданной точки i канала, в которьй включен переключатель ) посланным .. сигналом; сопз-1 врем обработки сигнала исполнительным приемопередатчиком; i - точка проводного канала св зи, в которую включен . коммутатор. Если сформированньй в переключателе временной интервал меньше заданного - канал исправен (фиг.2ж,1), если больше - канал неисправен (4миг.2,2) и автоматически отключаетс (4ИГ.25, двойные штрихи). Повторное включение канала осуществл етс задающим приемопередатчиком путем сн ти , а затем повторной подачи сигнала выбора направлени (фиг.2о(,2) . Стрелками на фиг.2,2 указаны воздействи на отключение канала (лева стрелка) и повторное включение направлени (две правые стрелки). В случае отказа (фиг.2,2Г задающий приемопередатчик (процессор может по желанию или повторить контроль, вторично установив то же направление, или установить новое направление, или по программе начать диагностику переключаемых каналов, выдава , например, последовательно в каждую линию канала, начина с первой, контрольную информацию (при n отсутствии ее в других разр дах) и локализу таким образом отказавШую переключаемую линию канала. Устройство (Аиг.1) работает следующим образом. В исходном состо нии задающие приемопередатчики 1.1 и 1.2 не выбрали направлени . Это значит, что линии выбора (сигнальные входы 23 26 ) наход тс в единичном состо нии сигнал на управл ющем входе 22 блока 4 выбора направлени передачи ра вен О и на управл ющие входы 1316 коммутаторов 3.1-Зп подана 1. Все линии разомкнуты (фиг.2и,5, заштрихованный начальный участок). Та продолжаетс до тех пор, пока задаю щий приемопередатчик, например 1.1, не выберет направление, дл чего, например, по линии (сигнальный вход 23) выбора передаст нулевой сигнал в блок 4 выбора направлени передач В этом случае на выходе блока 4 выбора направлени передачи, соединен ном с управл ющим входом 13 и управ л ющим (вторым) входом логического элемента 6, по витс сигнал выбора направлени . Лини (информационный вход П) перейдет в замкнутое состо ние (фиг.2а, незаштрихованные перепады ). Одновременно с по влением сигнала выбора направлени на выходе 27 блока 4 выбора направлени пе редачи по вл етс сигнал с выхода элемента И 21. Этот сигнал поступает на управл ющ1- й вход анализатора 5 временных интервалов и- далее на вход счетчика 30, а с его выхода на формирователь 31. С выхода после него сигнал поступает на вход сброса блока 29 пам ти, устанавлива ег в нулевое (исходное) состо ние. Далее задающий приемопередатчик 1.I посылает сигнал к исполнительному приемопередатчику 2 по замкнутой линий (фиг.2 6) по цепи: задающий приемопередатчик 1.1, канал св зи, входы П коммутаторов 3.1-Зп, логические элементы 6, первые информационные выходы 10.I - 10п коммутаторов 3.1 - 3h, канал св зи, исполнительный приемопередатчик 2. Одновременно с вторых информационных выходов IO.I - 10п коммутаторов 3. Зп этот сигнал поступает на сигнал ные входы анализатора 5 временных интервалов и далее на входы суммато ра 28 по mod 2. С одного из выходов 1212 последнего (выход выбираетс в зависимости о.т того, четное или нечетное число бит содержит сигнал задатчика ) снимаетс сигнал, поступающий на вход синхронизации блока 29 пам ти и устанавливающий его в единичное состо ние. Сигнал с выхода блока 29 пам ти поступает на вход блока 32 сравнени , включа его в работу (фиг.26, . Передав сигнал исполнительному приемопередатчику 2, задающий приемопередатчик I.1 измен ет направление передачи в линии , дл чего снимает нулевой си1- нал с линии (сигнального входа 23, фиг.2о1) и выставл ет его на линии (сигнальный вход 26, фиг.. В соответствии с этим на выходе блока 4 направлени передачи, соединенном л с управл ницим входом 13, снимаетс сигнал выбора направлени , а на управл ющем входе 16 - по вл етс . Это означает, что сигнал выбора направлени по витс теперь на управл ющем входе логического элемента 9 и пропадет на управл ющем входе логического элемента 6. Одновременно с по влением сигнала выбора указанного направлени на выходе 27 блока 4 выбора направлени передачи по вл етс сигнал с выхода элемента И 21. Этот сигнал поступает на управл ющий вход анализатора 5 временных интервалов и далее на вход счетчика 30. Поскольку на выходе счетчика 30 сигнал по вл етс на каждый нечетный сигнал на входе,то в этом случае на входе формировател 31 сигнала нет и состо ние выхода блока 29 пам ти не измен етс . Далее исполнительный приемопередатчик 2 посылает сигнал подтверждени к задающему приемопередатчику 1.1 (фиг.2а) по цепи: исполнительный приемопередатчик 2, канал св зи , первые информационные выходы 10.1 - Юм коммутаторов 3.1 - Зп, логические элементы 9, входы 11 коммутаторов 3.1 - Зп, канал св зи, задакиций. приемопередатчик 1.1 Одновременно с вторых информационных выходов 10.1 - 10.П коммутаторов 3.1 - Зп этот сигнал поступает на сигнальные входы анализатора 5 времеиных интервалов и далее на выходы сумматора 28 по mod 2, с выхода которого снимаетс сигнал на вход синхронизации блока 29 пам ти, устанавливающий его в нулевое состо ние . При этом сигнал с выхода блока 2 пам ти подаетс на вход блока 32 сравнени нулем и выключает его из работы (фиг.21Э, . Если же перекл чаемый канал неисправен, что соотве ствует отсутствию сигнала на входе синхронизации блока 29 пам ти, то состо ние, последнего не измен етс , блок 32 сравнени работает и по истечении заданного времени .Tj. (фиг.2 tna) формирует сигнал (фиг.2ж), поступающий с второго выхода анализатора 5 временных интервалов на управл юпщй вход 22 блока 4 выбора направлени передачи. Этот сигнал поступает на первые входы элементов ИЛИ 17 - 20, вследствие чего-на вылодах блока 4 выбора направлени передачи по вл етс единичный сигнал , который поступает на управл ющие входь 13 - 6 коммутаторов 3.1 Зй( и отключает линии, в том числе и выбранное направление (фиг.25, участок двойной штриховки). Однако пока не сн т сигнал выбора, установ ленный ранее задающим приемопередат чиком 1 . на линии (сигнальный вход 26, фиг,25), состо ние сигнала на выходе 27 блока 4 выбора направлени передачи, состо ние счетчика 30 формировател 31 и блока 29 не измен етс . Дл выбора нового направл ни задающий приемопередатчик 1.1 должен сначала сн ть сигнал выбора. При этом сигнал на выходе 27 возрастает с низкого уровн до высокого , что не измен ет состо ни счетчика 30 (счетчик управл етс перепадом из высокого уровн в низкий), а следовательно, формировател 31, блоков 29 и 32. Затем приемопередатчик 1.1 реализует повторное включение направлени . Дл этого вновь выставл етс сигнал выбора (фиг.2сг). По вл етс сигнал на выходе 27 блока 4 выбора направлени передачи (перепад с высокого уровн в низкий), по которому измен етс состо ние счетчика 30 (на его выходе происходит изменение сигнала с высокого уровн д низкого, а формирователь 31 выраба тывает импульс, устанавливакнций блок 29 пам ти (фиг.2б, tf, ) и блок-3 сравнени (фиг.2х, по правым стрелкам фиг.2)) в исходное состо ние, f гатор 3. - Зп при этом реали 12J4 зует выбранное направление обмена по каналу. Если при выдаче сигнала выбора исходное -состо ние не установилось (приемопередатчик 1.1 получает информацию об исходном состо нии по уровню в проводном канале св зи и (или) по сигналу с выхода блока 29 пам ти, поступающему на вход приемопередатчика 1.1) , достаточно выставить сигнал выбора вторично . Отсутствие исходного состо ни и в этом случае означает отказ данного направлени и необходимость выбора другого направлени или диагностики. Работа исполнительного приемопередатчика 2 с задающим приемопередатчиком 1.2 происходит аналогично, только по информационным выходам io.l 10п и входам 12 и через логические элемеиты 7 и 8, управл емые по входам 14 и Г5 коммутаторов 3.1 - 3 п . Таким образом, контроль переключаемых каналов осуществл етс одновременно с обменом информации между задающим приемопередатчиком 1.1 (1.2) и исполнительным приемопередатчиком 2 и не требует дополнительного времени. Выбор точки i линии , в которой производитс переключение (т.е. располагаютс коммутаторы 3.1 и 3fi, блок 4 выбора направлени передачи и анализатор 5 временных интервалов), задаетс конкретными услови ми работы системы. С целью сокращени длины линии выбора направлени рациональнее размещать коммутаторы 3.1 - Зп, блок 4 выбора направлени передачи и анализатор 5 ближе к задающему приемопередатчику 1.1 (1.2). Линии выбора и лини с первого выхода анализатора 5 временных интервалов входит конструктивно в канал св зи и длина их равна рассто нию от задающего приемопередатчика 1.1 - 1.2 до коммутатора 3.1 - Зп. Технико-экономическа эффективность устройства дл контрол проводных каналов св зи заключаетс в сокращении времени контрол , обусловленном тем, что контроль осуществл етс одновременно с обменом по каналу . Кроме того, не требуетс контрол временных интервалов на стороне как задающего, так и исполнитель- , кого приемопередатчика. Дополнительный эффект состоит в еличении глубины контрол . Дейст15 a channel from transmitting transceiver 2 to a rear transceiver, for example 1.1 (executive transceiver & 2 transmitter - outputs 9; 10.I - 10.n - logic elements 9 switches 3.1 - 3n - inputs 11 defining transceiver 1.1); the double stroke marks the open state of the switched channel, realized as a result of monitoring; c - signals from the transponder transmitter, for example, 1.1, to the executive transceiver 2 (the signal is transmitted with a zero value); g - confirmation signals from the executive transceiver 2 to the master transceiver, and in case of 1 there is confirmation, and in case 2 there is no confirmation; e is the result of memorizing the passage points of the switches sent to the HbJM by the signal i (from the master transceiver) and the acknowledgment signal in (from the executive transceiver) in the whole pulse with duration Tj. (pulses are shown by a single value, index 1 for case G, index 2 for case 2); c - impulses of duration t. corresponding to the specified time interval; - Comparison result obtained. intervals tj, with given T, in the form of a pulse of a single value, while for case 1 there is no pulse, and for case 2 it does. ; The principle of operation of the device is as follows. Information is exchanged between the master and executive transceivers via a communication channel, at a given point v of which the switch is turned on, without additional control lines. Two directions can be realized for each channel line (from the transmitter to the executive transmitter and vice versa). The direction selection initiative belongs to the transceiver, which implements the choice of the direction of exchange (Fig. 2a, 6). Monitoring is carried out simultaneously with the exchange of information. Since the exchange must be made by even (odd) codes, prior control is not required. The exchange can be made both in parallel and in follower. Mr. code. An example of the implementation of interrupt is set forth in FIG. 1 for a parallel h-bit. In the case of the application of a serial code, for 12 communication of the master transceiver with the executive one needs only one switchable channel line and, accordingly, one switch. The essence of the control is that in the switch included in the given point i of the communication channel, the moments of the signal sent from the master transceiver (AHr.2d,) and the signal (acknowledgment) sent from the executive transceiver (., I) are traversed. At the indicated points, a time interval is formed in the switch (FIG. 23, TI), which is compared with a predetermined interval {4mg 2e, Tj). The predetermined interval is selected from the ratio 21 21 and-Popv1. where: t is the moment when the executive transceiver receives a signal; t- is the moment of passage of the switch (set point i of the channel to which the switch is turned on) by the signal sent; const-1 signal processing time by the executive transceiver; i is the point of the wired communication channel to which it is connected. switch. If the time interval in the switch is less than the specified one, the channel is in good condition (Fig. 2g, 1); if it is longer, the channel is faulty (4m.2,2) and automatically turned off (4, 25, double strokes). The channel is turned on again by the master transceiver by removing and then re-sending the directional selection signal (Fig. 2o (, 2). The arrows in Fig. 2,2 indicate the effects on channel disconnection (left arrow) and turning on the direction again (two arrows). In case of failure (Fig.2.2G specifies the transceiver (the processor can optionally either repeat the monitoring, again setting the same direction, or setting a new direction, or using the program, start the diagnostics of the switched channels, outputting, for example, into each line of the channel, starting with the first, control information (if there is no n in other bits) and localizing thus the failed switched channel line. The device (AIG.1) works as follows. In the initial state, the transmitting transceivers 1.1 and 1.2 This means that the selection lines (signal inputs 23 26) are in one state signal at control input 22 of transmission direction selection block 4 is equal O and control inputs 1316 of switches 3.1-Зп are fed 1. All the lines are open (Fig.2i, 5, s hatched initial section). This lasts until the specifying transceiver, for example 1.1, chooses a direction, for which, for example, along a line (selection signal input 23) will transmit a zero signal to gear direction selector 4 In this case, the output of gear direction selector 4 A direction select signal is triggered connected to control input 13 and control (second) input of logic element 6. The line (information input P) will go into a closed state (Fig. 2a, open shading). Simultaneously with the appearance of the directional selection signal, the output from the transmission direction selection unit 4 appears from the output of the I 21 element. This signal goes to the control 1 input of the analyzer 5 time intervals and then to the input of the counter 30, and from it output to the shaper 31. From the output after it, the signal goes to the reset input of the memory block 29, setting it to the zero (initial) state. Next, the master transceiver 1.I sends a signal to the executive transceiver 2 via closed lines (Fig.2 6) along the circuit: the master transceiver 1.1, the communication channel, the inputs P of the 3.1-Zp switches, the logic elements 6, the first information outputs 10.I - 10p switches 3.1 - 3h, communication channel, executive transceiver 2. Simultaneously from the second information outputs IO.I - 10p of switches 3. Sn this signal goes to the signal inputs of the analyzer 5 time intervals and then to the inputs of the adder 28 mod 2. From one of 1212 last exits ( d is selected as a function of OT, an even or odd number of bits comprises the setpoint signal) is removed signal to the clock input unit 29, the memory and establishing it in a single state. A signal from the output of memory block 29 is fed to the input of comparison unit 32, turning it on (Fig. 26,. By transmitting the signal to the executive transceiver 2, the specifying transceiver I.1 changes the direction of transmission in the line, for which it removes zero power from line (signal input 23, fig.2O1) and puts it on the line (signal input 26, fig .. In accordance with this, the output of the transmission direction block 4, connected to the control input 13, receives a direction selection signal, and control input 16 — appears. This means that the select signal n the control unit is now at the control input of logic element 9 and disappears at the control input of logic element 6. Simultaneously with the appearance of the signal for selecting the specified direction, the output 27 of the transfer direction selector 4 appears at the output of the element 21. This signal arrives There are 5 time slots to the control input of the analyzer and then to the input of the counter 30. Since the output of the counter 30 has a signal for each odd signal at the input, in this case there is no signal at the input of the driver 31 and the output state memory 29 is not changed. Next, the executive transceiver 2 sends a confirmation signal to the specifying transceiver 1.1 (Fig. 2a) along the circuit: the executive transceiver 2, the communication channel, the first information outputs 10.1 - Yuma switches 3.1 - Zn, logic elements 9, inputs 11 of switches 3.1 - Zn, channel communications, tasks. transceiver 1.1 Simultaneously from the second information outputs 10.1 to 10.P of switches 3.1 - Zp this signal goes to the signal inputs of the analyzer 5 time intervals and then to the outputs of adder 28 mod 2, the output of which removes the signal to the synchronization input of memory block 29, setting it is in the zero state. In this case, the signal from the output of the memory block 2 is fed to the input of the comparison unit 32 by zero and turns it off from operation (Fig. 21E,. If the switching channel is faulty, which corresponds to the absence of a signal at the synchronization input of the memory block 29, then , the latter does not change, the comparison unit 32 works and after a predetermined time has passed .Tj. (Fig. 2 tna) generates a signal (Fig. 2g) coming from the second output of the analyzer 5 time intervals to the control input 22 of the transmission direction selection block 4 This signal goes to the first inputs of the elements OR 17 - 20, as a result of which a single signal appears on the outputs of the transmission direction selection block 4, which goes to the control inputs 13-6 of the switches 3.1 Zj (and turns off the lines, including the selected direction (Fig. 25, double-hatch portion) However, the selection signal set by the previously specifying transceiver 1 on the line (signal input 26, fig. 25), the signal state at the output 27 of the transmission direction selector 4, the state of the counter 30 of the driver 31 and the block 29 does not change. To select a new direction, the specifying transceiver 1.1 must first remove the selection signal. At the same time, the signal at output 27 increases from low to high, which does not change the state of counter 30 (the counter is controlled by the difference from high to low) and, therefore, the driver 31, blocks 29 and 32. Then transceiver 1.1 realizes the repeated activation directions. For this, the selection signal is set again (Fig. 2c). A signal appears at output 27 of block 4 for selecting the transmission direction (difference from high level to low), according to which the state of counter 30 changes (a change in signal from high level to low level occurs at its output, and driver 31 generates a pulse memory block 29 (fig.2b, tf,) and comparison block-3 (fig.2x, along the right arrows of fig.2)) to the initial state, f gator 3. —Thn this implementation 12J4 selects the selected exchange direction along channel. If the initial state was not established when issuing the selection signal (transceiver 1.1 receives information about the initial state by the level in the wired communication channel and / or by the signal from the output of memory block 29 arriving at the input of transceiver 1.1), it is sufficient to set the signal choice again. The absence of the initial state and in this case means the failure of this direction and the need to choose another direction or diagnosis. The operation of the executive transceiver 2 with the master transceiver 1.2 proceeds in a similar way, only via information outputs io.l 10p and inputs 12 and through logic elements 7 and 8 controlled by inputs 14 and G5 of switches 3.1 to 3 points. Thus, the control of the switched channels is carried out simultaneously with the exchange of information between the master transceiver 1.1 (1.2) and the executive transceiver 2 and does not require additional time. The selection of the point i of the line at which the switching is performed (i.e., the switches 3.1 and 3fi, the transmission direction selection block 4 and the analyzer 5 time slots) is specified by the specific conditions of the system. In order to reduce the length of the direction selection line, it is more rational to place the switches 3.1 - 3p, the transmission direction selection unit 4 and the analyzer 5 closer to the target transceiver 1.1 (1.2). The selection line and the line from the first output of the analyzer of 5 time intervals enters constructively into the communication channel and their length is equal to the distance from the defining transceiver 1.1 - 1.2 to the switch 3.1 - Wp. The technical and economic efficiency of the device for monitoring wired communication channels is to reduce the monitoring time, due to the fact that the monitoring is carried out simultaneously with the exchange over the channel. In addition, time interval monitoring is not required on the side of both the master and the performing transceiver. An additional effect is to increase the depth of control. Deyst15

вительно, по уровню сигнала в канале и в линии с первого выхода анализатора 5 временных интервалов можно не только оценить работоспособность канала (как в целом-, так и по участкам между коммутаторами и приемопередатчиками),но также и оценить исправность блоков 4 выбора направлени передачи, анализатора 5 временных интервалов, коммутаторов 3.1 - Зг и линии выбора как в статическом режиме, так и в динамикеSignificantly, by the signal level in the channel and in the line from the first output of the analyzer 5 time intervals, you can not only evaluate the performance of the channel (both in the whole and across the sections between the switches and transceivers), but also evaluate the health of the transmission direction selection blocks 4, analyzer 5 time intervals, switches 3.1 - Зг and lines of choice both in static mode and in dynamics

35012163501216

(поочередности по влени и значени- м сигналов с первого выхода). При этом контролируютс нетолько сами каналы, но одновременно и инфЬрмаци , 5 котора по ним передаетс , поскольку оцениваетс ее четность ( нечетность ). I(sequence of appearance and value of signals from the first output). In this case, not only the channels themselves are controlled, but at the same time the information, 5 which is transmitted over them, since its parity (oddness) is estimated. I

Устройство позвол ет вести конт- 10 роль каналов св зи как при параллельном , так и при последовательном обмене информацией.The device allows to control the role of communication channels both in parallel and in sequential exchange of information.

Claims

1. DEVICE FOR MONITORING WIRED COMMUNICATION CHANNELS, containing the first and second master command transceivers, executive command transceiver, h switches (n is the number of characters in a word), a transmission direction selection unit and an analyzer of time intervals, the first information output of each switch through the corresponding wired the communication channel is connected to the corresponding input of the executive transceiver commands, and the first and second control outputs of the first and second master transceiver commands communication lines are connected respectively with the first and fourth, second and third signal inputs of the block for selecting the direction of transmission, characterized in that, in order to reduce the monitoring time, the first and second information inputs of each switch through wired communication channels; are connected respectively with the corresponding the information output of the first command transceiver and the corresponding information output of the second command transceiver, the control input of which is connected to the control input a first command at the emitter of commands and through a communication line with the first output of the time interval analyzer, the second output of which is connected to the control input of the transmission direction selection unit, the first, second, third and fourth outputs of which are connected respectively to the combined first, combined second, combined third and combined the fourth control inputs of the switches, the second information output of each of which is connected to the corresponding signal input of the time interval analyzer, the control input of which is connected to the fifth output of the transmission direction selection unit.

2. The device pop. 1, characterized in that each switch contains serially connected first, second, third and ^; the fourth logical elements, the output of the fourth and first input of the first, the output of the first and first input of the fourth logical elements, respectively, combined, and the first inputs of the first and third, second inputs of the first, second, third and fourth, as well as the outputs of the first and third logical elements respectively, the first and second information inputs, the first, second, third and fourth control ^-1 inputs and the first and second information outputs of the switch.

3. The device pop. ^ characterized in that the unit is selected

-SU ..1135012 the direction of transmission contains the first, second, third and fourth OR elements, the first inputs of which are connected respectively with the first, second, three-fourth and fourth inputs of the AND element, which are respectively the first, second, third and fourth signal inputs of the selection block direction of transmission, the control input and the first, second, third, fourth and fifth outputs of which are the combined second inputs of the first, second third and fourth elements, respectively, and the outputs of the first, second, third and fourth of the OR element and the I. element

4. The device according to p. ^ Characterized in that the time interval analyzer comprises an adder of mod 2 and sequentially connected pulse counter, a pulse shaper, a memory unit j whose second input is connected via a switch to the first output of the adder of mod 2, the second output of which is connected to the second the input of the switch, and the unit for comparing the controlled time intervals with the specified time interval ² (S “) ⁺ Sohst 'where f _n is the moment the signal was received by the executive transceiver;

£ * - the moment of passage of the switches by the signal from the master transceiver;

i-point of a wired communication channel, which includes switches;

£ const ⁱⁿ ₽ is the ^signal processing by the executive transceiver, and the output of the memory unit, the output of the comparison unit, the pulse counter input and the adder inputs in mod 2 are the first and second outputs, respectively, controlling and signal inputs of the time interval analyzer.