SU1133696A1 - Устройство дл защиты от перегрузок - Google Patents

Устройство дл защиты от перегрузок Download PDF

Info

Publication number
SU1133696A1
SU1133696A1 SU833533761A SU3533761A SU1133696A1 SU 1133696 A1 SU1133696 A1 SU 1133696A1 SU 833533761 A SU833533761 A SU 833533761A SU 3533761 A SU3533761 A SU 3533761A SU 1133696 A1 SU1133696 A1 SU 1133696A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
detection unit
failure detection
key
Prior art date
Application number
SU833533761A
Other languages
English (en)
Inventor
Юрий Андреевич Медведев
Адам Николаевич Галичановский
Владимир Васильевич Бабич
Юрий Андреевич Лысенко
Валерий Тимофеевич Басий
Юрий Владимирович Сташкив
Александр Александрович Матвеев
Евгений Алексеевич Керин
Василий Степанович Костырко
Original Assignee
Предприятие П/Я Р-6149
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6149 filed Critical Предприятие П/Я Р-6149
Priority to SU833533761A priority Critical patent/SU1133696A1/ru
Application granted granted Critical
Publication of SU1133696A1 publication Critical patent/SU1133696A1/ru

Links

Landscapes

  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

УСТРОЙСТВО ДЛЯ ЗАЩИТЫ ОТ ПЕРЕГРУЗОК , содержащее ключ, информационный вход которого объединен с первым входом блока сравнени  и  вл етс  входом испытательного сигнала, выход ключа  вл етс  выходом устройства, второй вход блока сравнени   вл етс  входом сигнала допусков, отличающеес  тем, что, с целью повышени  надежности защиты при длительных периодических сбо х, в него введены последовательно соединенные блок обнаружени  сбоев, блок обнаружени  отказов, триггер и элемент ИЛИ, причем первый вход блока обнаружени  сбоев соединен с выходом блока сравнени , а выход - с вторым входом элемента ИЛИ, выход которого соединен с управл ющим входом ключа, объединенные вторые входы блока обнаружени  сбоев и блока обнаружени  отказов  вл ютс  входом тактовых импульсов, а (Л второй вход триггера  вл етс  входом сигнала сн ти  запрета.

Description

со
00
о: :о
05
Фиг.1 11 Изобретение относитс  к радиотехнике и может использоватьс  в состав цифровой аппаратуры формировани  испытательных телевизионных сигналов. Известно устройство дл  защиты от перегрузок, содержащее блок сравнени первые :входы которого  вл ютс  входо сигнала допусков, второй вход соединен с информационным входом блока запрета и  вл етс  входом испытатель ного сигнала, а.выход соединен с управл ющим входом блока запрета, выхо которого  вл етс  вькодом устройства 1. Недостатком данного устройства  вл етс  низка  надежность защиты ot перегрузок, поскольку не осуществл етс  анализ характера сбоев в форми-руемом сигнале. Наиболее близким по технической сущности к изобретению  вл етс  устройство дл  защиты от перегрузок, содержащее ключ, информационный вход которого объединенс первым входом блока сравнени  и  вл етс  входом HC питательного сигнала, управл ющий вход соединен с выходом блока сравнени , выход ключа  вл етс  выходом устройства, а второй вход блока срав нени   вл етс  входом сигнала допусков 2 I . Недостатком известного устройства также  вл етс  низка  надежность защиты от перегрузок. Цель изобретени  - повьгазение надежности защиты при длительных перио дических сбо х. Указанна  цель достигаетс  тем, что в устройство дл  защиты от перегрузок , содержащее ключ, информацион ный вход которого объединен с первым входом блока сравнени  и  вл етс  входом испытательного сигнала, выход ключа  вл етс  выходом устройства, второй вход блока сравнени   вл етс  входом сигнала допусков, введены последовательно соединенные блок обн ружени  сбоев, блок обнаружени  отказов , триггер и элемент ИЛИ, причем первый вход блока обнаружени  сбоев соединен с выходом блока сравнени , а выход - с вторым входом элемента l-fflH; вькод которого соединен с управ л ющим входом ключа, объединенные вторые входы блока обнаружени сбоев и блока обнаружени  отказов  вл ютс  входом тактовых импульсов, а второй 6 вход триггера  вл етс  входом сигнала сн ти  запрета. На фиг.1 представлена структурна  электрическа  схема устройства дл  защиты от перегрузок; на фиг.2 пример выполнени  блока обнаружени  сбоев; на фиг.З - пример выполнени  блока обнаружени  отказов. Устройство дл  защиты от перегрузок (фиг.1) содержит ключ 1, блок 2 сравнени , блок 3 обнаружени  сбоев, блок 4 обнаружени  отказов, триггер 5 и элемент ИЛИ 6. Блок 3 обнаружени  сбоев (фиг.2) содержит инвертор 7, первый и второй D-триггеры 8 и 9. Блок 4 обнаружени  отказов (фиг.З) содержит первый инвертор 10, первый и второй элементы И-НЕ 11 и 12, второй инвертор 13 и реверсивньй счетчик 14. Устройство дл  защиты от перегрузок работает следующим образом. Сигнал с выхода, например, генератора телевизионных испытательных сигналов (на фиг.1 не показан) поступает на информационный вход ключа 1 и первый вход блока 2 сравнени , на второй вход которого поступают сигналы допусков на значени  параметров испытательного сигнала. В случае, если параметры испытательного сигнала не выход т за границы допусков, ключ 1открыт и сигнал проходит на выход устройства. Б случае выхода какоголибо параметра испытательного сигнала а пределы допуска, на выходе блока 2сравнени  формируетс  импульс, фиксирующий сбой в работе генератора телевизионных испытательнь1х сигналов. Данный импульс поступает на первый вход блока 3 обнаружени  сбоев, на второй вход которого поступают тактовые импульсы. Импульсы, поступившие на первый вход блока 3 (фиг.2), устанавливают D-триггеры 8 и 9 в состо ние логической единицы. Уровень логической единицы с выхода второго Dтриггера 9 через элемент ИЛИ 6 ( фиг.1) поступает на управл ющий вход ключа 1, закрьша  его и отключа  тем самым генератор телевизионных испытательных сигналов от нагрузки. При единичном случайном сбое по отрицательному фронту первого после сбо  тактового импульса, поступающего на второй вход блока 3, первый D-триггер & (фиг.2) установитс  в состо ние
311
логического нул , а второй D-триггер 9 установитс  в нулевое состо ние после следующего тактового импульса, что приведет к включению ключа 1. В случае часто повтор ющихс  сбоев, свидетельствующих об отказе генератора телевизионных испытательных сигналов , второй D-триггер 9 будет посто нно находитьс  в состо нии логической единицы, котора , поступа  на первый вход блока 4 обнаружени  отка зов, приведет к тому, что тактовые импульсы с второго входа блока 4 . (фиг.З) через первьй элемент И-НЕ 11 будут поступать на суммирующий вход реверсивного счетчика .14. При превышении количеством поступивших импуль сов емкости реверсивного счетчика 14 на его выходе по витс  импульс переполнени , который опрокинет триггер 5 (фиг.1)S выходной, сигнал.которого через элемент ИЛИ 6 поступит на ключ 1, размыка  его, вывод устройства из данного состо ни  возможен только пу
3696Л
тем подачи на второй вход триггера 5 сигнала сн ти  запрета (например, вручную оператором после устранени  неисправности генератора . телевизионных испытательных сигналов).
Таким образом, в отличие от известного предлагаемое устройство позвол ет классифицировать характер неисправности защищаемого источника сигналов
(единичный сбой, либо посто нные сбои, св занные с неисправностью, либо другой причиной), осуществл   соответственно кратковременное или посто нное
15 отключение нагрузки.
Кроме того, путем изменени  частоты тактовых импульсов могут легко регулироватьс  пороги срабатывани  блоков 3 и 4 обнаружени  сбоев и обнаружени  отказов (по допустимой
частот:е сбоев) . Указанные преимущества позвол ют повысить надежность защиты от сбоев цифровой аппаратуры формировани  сигналов и ее нагрузки.
Фиг.г

Claims (1)

  1. УСТРОЙСТВО ДЛЯ ЗАЩИТЫ ОТ ПЕРЕГРУЗОК, содержащее ключ, информационный вход которого объединен с первым входом блока сравнения и является ключа является выходом устройства, второй вход блока сравнения является входом сигнала допусков, отличающееся тем, что, с целью повышения надежности защиты при длительных периодических сбоях, в него введены последовательно соединенные блок обнаружения сбоев, блок обнаружения отказов, триггер и элемент ИЛИ, причем первый вход блока обнаружения сбоев соединен с выходом блока сравнения, а выход - с вторым входом элемента ИЛИ, выход которого соединен с управляющим входом ключа, объединенные вторые входы блока обнаружения сбоев и блока обнаружения отказов являются входом тактовых импульсов, а второй вход триггера является входом
    1 1133696
SU833533761A 1983-01-06 1983-01-06 Устройство дл защиты от перегрузок SU1133696A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833533761A SU1133696A1 (ru) 1983-01-06 1983-01-06 Устройство дл защиты от перегрузок

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833533761A SU1133696A1 (ru) 1983-01-06 1983-01-06 Устройство дл защиты от перегрузок

Publications (1)

Publication Number Publication Date
SU1133696A1 true SU1133696A1 (ru) 1985-01-07

Family

ID=21043285

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833533761A SU1133696A1 (ru) 1983-01-06 1983-01-06 Устройство дл защиты от перегрузок

Country Status (1)

Country Link
SU (1) SU1133696A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 330573, кл. Н 04 N 7/02, 1970. 2. Авторское свидетельство СССР № 680199, кл. Н 04 N 7/02, 1977 (прототип). *

Similar Documents

Publication Publication Date Title
US3978285A (en) Frame synchronizing device
SU1133696A1 (ru) Устройство дл защиты от перегрузок
NO831424L (no) Digital overvaakningskrets
JPH073440B2 (ja) 信号検出装置
JP2980304B2 (ja) クロック障害検出回路
US4562507A (en) Protective relay
EP0087700A1 (en) System for detecting a predetermined phase relation between two input electrical quantities detected from an electric power system
US3942125A (en) Digital repetition rate check circuit
SU651351A1 (ru) Устройство дл контрол логических блоков
SU1529153A2 (ru) Устройство дл контрол логических схем
SU1080232A1 (ru) Устройство фиксации статической перегрузки электропередачи
SU1180898A1 (ru) Устройство дл контрол логических блоков
SU1138943A2 (ru) Управл емый делитель частоты
SU1228231A1 (ru) Устройство дл контрол генератора псевдослучайных чисел
JPH05264737A (ja) 臨界警報装置
SU1262430A1 (ru) Устройство дл испытани электронных логических схем
SU915163A1 (ru) Способ защиты преобразователя 1 /
SU1338028A2 (ru) Устройство выделени одиночного @ -го импульса
SU1298750A1 (ru) Устройство дл обнаружени сост заний в синхронизируемых дискретных блоках
US4041248A (en) Tone detection synchronizer
SU1185642A1 (ru) Устройство дл приема информации в частотном коде
KR100207652B1 (ko) 광 전송장치의 타임슬롯신호 에러검출기
SU1167721A1 (ru) Реле времени многоступенчатой релейной защиты
RU2044410C1 (ru) Устройство защиты от перегрузок
SU1555837A1 (ru) Устройство защиты от дребезга