SU1119187A1 - Устройство дл передачи сигналов - Google Patents

Abstract

УСТР(Й1СТВО ДЛЯ ПЕРЕДАЧИ СИГЙАЖ )В, содержащее последовательно соединенные синхрогенератор, преобразователь бинарных сигналов, согласую1ЦИЙ блок, фильтр и выходной согласующий блок, отличающее с   тем, что, с целью повышени  помехоустойчивости, второй и третий выходы синхрогенератора соединены с вторым и третьим вxoдa al преобразовател  бинарных cHmanoBj а преобразователь бинарных сигналов содерxpiT последовательно соединенные первый элемент И, первый элемент ШШ, первый триггер, второй триггер, второй элемент ШШ, третий триггер, четвертый триггер, третий элемент ИЛИ, (Первый инвертор и второй элементИ, выход которого соединен с другим входом первого элемента ШШ выход .. первого триггера через второй инвертор соединен с первым входом третьего элемента И, выход которого соединен с вторым входом третьего элемента ИЛИ, третий вход которого соединен с выходом четвертого эле , мента Kf соединенным с вторым входом второго элемента ИЛИ, третий вход которого соединен с выходом п того элемента И, первый вход которого соединен с выходом первого триггера, первые входы первого элемента И, четвертого элемента ИЛИ и четвертого элемента И объединены и  вл ютс  входом устройства, выход 8 третьего триггера соединен с. вторыми взводами четвертого элемента ШШ и четвертого элемента И, третий вход которого, второй вход третьего элемента И и второй вход п того элемента И объединены и  вл ютс  вторым входом преобразовател  бинарных сигналов, третьим входом которого  вл етс  второй вхоД второго . элемента И, выход четвертого эле (мента ШШ соединён с объединенными третьими входами третьего и п того ( , элементов И, выход п того элемента И соединен с третьим входом второго элемента ШШ, второй вход перво30 го элемента И  вл етс  первым вхо |дом преобразовател  бинарных сиг налов выходом которого  вл етс  выход третьего элементаИЛИ.

Description

Изобретение относитс  к электросв зи и может использоватьс  в устр ствах передачи дискретных сигналов по кабел м св зи. Известно устройство передачи сиг налов содержащее последовательно соединенные синхрогенератор и преобразователь бинарных сигналов, а также выходной согласующий блок {)j Однако известное устройство обла дает низкой помехоустойчивостью от фпуктуадионного шума. Наиболее б/щзким техническим решением к предлагаемому  вл етс  устройство дл  передачи сигналов, содержащее последовательно соеди нен1ше синхрогенератор, преобразователь бинарКых сигналов, согласующий блок, фильтр и выходной .согласующий блок 27. Однако в известном устройстве помехоустойчивость невысока , так как формируемый устройством дискpeTffiidt биимпульсный сигнал занимает достаточно широкую полосу частот. Цель изобретени  повышение помехоустойчивости . Цель достигаетс  тем, что в устро стве дл  передачи сигналов, содержащем последавательно соединенные синхрогенератор, преобразователь бинарных сигналов, согласующий блок фильтр и выходйой согласующий блок, второй и третий выходы синхрогенератора соединены с вторым и третьим входами преобразовател  бинарных си налов, а преобразователь бинарных сигналов соде)жит последовательно соединенные первый элемент И, первый злемент ШШ, первый триггер, второй триггер, второй злемент ИЛИ, третий триггер, четвертый триггер, третий злемент ИЛИ, первый инвертор и второй элемент И, выход которого соединен с другим входом первого . элемента ИЛИ, выход первого триггера через второй инвертор соединен с первым входом третьего элемента И, выход которого соединен с вторым входом третьего элемента Ш1И, третий вход которого соединен с выходо четвертого элемента И, соединенным с вторым входом второго элемента ИЛИ, т тий вход которого соединен с выходом п того элемента И, первый вход которого соединен с выходом первого триггера, первые входы первого элемента И,четвертого элемента ИДИ и че 872 вертого элемента И объединены и  вл ютс  входом устройства, выход третьего триггера соединен с вторыми входами четвертого элемента ИЛИ и Четвертого элемента И, третий вход которого, второй вход третьего элемента И и второй вход п того элемента И объединены и  вл ютс  вторым входом преобраз вател  бинарных сигналов, третьим входом которого Явл етс  второй вход-второго элемента И, выход четвертого элемента ИЛИсоединен с объединеншдми третьими входамш третьего и п того элементов И, выход п того элемента И соединен с третьим входом второго элемента ШШ, второй ; вход первого элемента И  вА ётс  первым.входом преобразовател  бйнарi&ix сигналов вшфдс кйторого  вл етс  выход третьего элемента ШШ. На чертеже изображена структэт на  схема предлагаемого устройства. Устройство содержит прео азователь I бинарных сигналов, содержащий первый элемент И 2, первый злемент ИЛИ 3, первыА триггер 4, второй риггер 5, третий триггер 6, чет вертый триггер 7, второй инвертор 8, второй элемент ИЛИ 9, четвертый злемент ИЛИ 10, третий элемент ИЛИ 1, п тый элементИ 12, третий элемент И 13, четвертый элемент И 14, второй элемент И 15 и первый инвертор t6, а также синхрогенератор 17, выходной согласуюашй блок 18., фильтр 19, согласующий блок 20. Устройство работает следующим образом. С выхода источника информации на один вход элемента И 2 преобразовател  1 бннарных сигналов в трехкратные биимпульсш е сигналы поступает случайна  последовательjHocTb бинарных сигналов, длительное тыо Т каждый. На второй вход этого элемента поступают с первого выхода синхрогенератора 17 второй и четвертый импульс1  из каждых восьми тактовых импульсов, вырабатываемых с частотой / 8 В результате т зг при поступлении на вход устройства от источника информации трех символов а а а каждый длительностью Т на выходе элемента И 2 образуетс  последовательность импульсов Оа brfj 0000 каждый длительностью 3 ЗТ г, пW л -J. Здесь. О - импульс с нулевой 8 ; амплитудой, о - импульс с амплитудойа где k 1-3 -,номер импульса в исходном трибите, i 1,2... номер трибита в исходной информацио рой последовательности.Указанна  пос 1едовательность с выхода элемента И через элемент ИЛИ 3 поступает на вход триггера 4 и далее через триг гер 5, элемент ИЛИ 9, триггеры 6 и - и элемент ИЛИ 11 .- на выход прео бразовател  I. Следовательно, в течение первых п ти тактов частоты на выходе преобразовател  1 3i п .„й -.-по в тс  символы О, а в шестой такт символ 1( 0« . В следуюдай седьмой такт на выходе преобразовател  1 по витс  сиг ну Ь Oj (а +0) Ог О1з сигнал .формируетс  следующим образом. От источника информации в течение седь такта поступает символ О на один вход элемента ИЛИ 10, на второй вход которого в это врем  с выхода iтриггера Ъ поступает задержанный на три такта символ Oi, в результате на выходе элемента ШШ 1 образуетс  символ, амплитуда которо соответствует . Кроме того, в течение седьмО го такта сигнал Aj от Источшка йиформаций поступает н один вход элемента И 14, на второй вход которого поступает сигнал Q2 с выхода триггера 6, а на третий вход. - сигнал с второго выхода синхрогенератора 17, представл ющий , собой каждый седьмой из восьми тактовых импульсов, В результате на выходе элемента И 14 каждый 7-й тактовый интервал по вл етс  импуль с амплитудойОгДо,. С выхода элемен ИЛИ 10 сигнал поступает на второй вкоД элемента И 13, на первый вход которого в седьмой тактовый интервал с триггера 4 через инвертор 8 поступает сигнал а. На вход триггера 4 инвертированный сигнал о .поступает с выхода преобразовател  где он по вл етс  в шестой тактовый интервал, затем инвертируетс  в инверторе 16, подаетс  на вход элемента И 15, на второй вход которого поступают первый, шестой, седьмой и восьмой тактовые импульсы с выхода синхрогенератора 17, следователь йо, в тестой тактовый интервал на выходе элемента И 15 по вл етс  инве1)тированный сигнал ct , который 1874 через элемент ИЛИ 3 поступает на / -- вход триггера 4. - g тактовый интервал сиг„ по вл етс  на выходе триг j третий Ьход элемента И „„ступает каждый седьмой такт сигнал от синхронизатора 17 Следовательно , на выходе элемента И 13 в седьмой тдктовый интервал по вл етс  импульс с амплитудой dl, Л I а г V dj). Сигналы с выходов элементов И 13 и 14 поступают на второй и третий вхо|ДЫ элементов ИЛИ 11, и на выходе Iпреобразовател  I при этом присутстf t- f чт i . д У сигналЬ ,уа).vaj/joij,. В следующий восьмой такт на выхое преобразовател  по вл етс  сигнал Qj, так как в предыдущий такт он бьш на входе триггера 7, седьмой такт по вл етс  на его выходе и через элемент ИЛИ II проходит на -выход преобразовател  I., I В дев тый такт на выходе преобразовател  I по вл етс  сигнал Ь Q4a 4a2va,),). Формируетс  он следующим образом. Как уже отмечалось, в седьмой такт на выходе элемента ИЛИ 10 по вл етс  сигнал OiVOj, а на выходе элемента И 14 - сигнал . Сигнал с выхода элемента И 14 через элемент ИЛИ 9 подаетс  на вход триггера 6, а с выхода элемента ИЛИ 10 - на один вход элемента И 12, на второй вход которого подаетс  каждый седьмой тактовый импульс с синхрогенератора 17, а на третий вход - инвертированный сигнала, с выхода триггера 4. Следовательно, на выходе элемента И 12 в седьмой тактовый интервал по вл етс  сигнала, А (.) , котор , через схему ИЛИ 9 поДаетс ,как и сигнал с выхода элемента И 14, на вход триггера 6. На входе триггера 6, следовательно, в седьмой тактовый интервал по вл етс  сигнaлOv a ,A(aJva,(a OJ кoTopЫй через два такта по вл етс  на выходе триггера 7 и выходе преобразовател  1. С выхода преобразовател  1 сигиалы через инвертор 16 поступают на один вход элемента И 15, на второй вход которого поступают первый, шестой, седьмой и восьмой из каждых восьми тактовых импульсов, в результате последовательность нипентированных: сигналовЬ, . Ь , Ь и1,4 проходит на ВХОД линии задержки - элементы ШШ З.-и через четыре такта, т.е. в

дес тый, одиннадцатый, двенадцатый тринадцатый тактовый интервалы в указанной последовательности по вл ютс  на выходе преобразовател  1.

Каждые последующие восемь тактов схема работает аналогично, причем на выходе устройства пербый симввл последующего слова следует

Исходна  комбинаци  информационных символов

1П

НО

101

100

011

010

001

000 ,.

Основной лепесток энергетического спектра дл  используемого в предлагаемом устройстве трехкратного биимпульсного кода занимает полосу частот шириной в то врем  как основной лепесток спектра двукрjHoro биимпульсного кода {Ърототип) занимает полосу частот-f- - .

Шаходные сигналы преобразовател  1 бинарных сигналов через согласующий блок 20 поступают на вход фацьтра 19 с частотой среза ,

непосредственно за последним-символом предьщущего слова. При этом с помощью предлагаемого устройства каждые три символа исходной бинарн информационной последовательности преобразуютс  в 8-символьные слова длительности ЗТ трехкратного биимдульсного кода в соотношении:

..- -

Комбинаци  трехкратного биимпульсного кода

ППОООО И 100001 110000 И 100001 i .01111000 00111100

oooinio

0000 nil

чем обеспечиваетс  уменьшение полосы тракта is 1,5 раза по сравнению с сигналом прототипа.

Выходной сигнал фильтра 19 чере выходной согласук щй блок 18, служапщй дл  согласовани  с кабелем, поступает на выход устройства д   передачи сигналов.

Использование устройства повышает помехоустойчивость передачи бинарной информации за счет уменьшени  полосы пропускани  .

Claims (1)

1. (57 УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ СИГНАЛОВ, содержащее последовательно соединенные синхрогенератор, преобразователь бинарных сигналов, согласующий блок, фильтр и выходной согласующий блок, отличающее'<-* с я тем, что, с целью повышения помехоустойчивости, второй и третий выходы синхрогенератора соединены с вторым и третьим входами преобразователя бинарных сигналов^ а преобразователь бинарных сигналов содержит последовательно соединенные первый элемент И, первый элемент ИЛИ, первый триггер, второй триггер, второй элемент ИЛИ, третий триггер, чет вертый триггер, третий элемент ИЛИ, (первый инвертор и второй элемент И, 'выход которого соединен с другим входом первого элемента ШИ, выход . первого триггера через второй инвертор соединен с первым входом третьего элемента И, выход которого соединен с вторым входом третьего элемента ИЛИ, третий вход которого соединен с выходом четвертого эле. мента И, соединенным с вторым входом второго элемента ИЛИ, третий вход которого соединен с выходом пятого элемента И, первый вход которого соединен с выходом первого триггера, первые входы первого элемента И, четвертого элемента ИЛИ и четвертого элемента И объединены и являются входом устройства, выход третьего триггера соединен с вторыми вводами четвертого элемента ИЛИ и четвертого элемента И, третий вход которого, второй вход третьего элемента И и второй вход пятого элемента И объединены и являются вторым входом преобразователя бинарных сигналов, третьим входом которого является второй вхоД второго . элемента И, выход четвертого элемента ИЛИ соединён с объединенными третьими входами третьего и пятого .элементов И, выход пятого элемента ίИ соединен с третьим входом второго элемента ИЛИ, второй вход первого элемента И является первым вхо1дом преобразователя бинарных сигналов, уходом которого является выход третьего элемента ИЛИ.