SU1100749A1 - Устройство передачи двоичных сигналов - Google Patents

Abstract

УСТРОЙСТВО ПЕРЕДАЧИ ДВОИЧНЫХ СИГНАЛОВ, содержащее источник цифрового сигнала с источником синхросигнала , выход источника цифрово го сигнала соединен с одним входом первого блока совпадени , выход которого соединен с первым входом блока логического сложени , выход которого через счетный триггер соединен с согласующим блоком, отличающеес  тем, что, с целью повышени  достоверности передачи, введены два блока задержки, RS-триггер , второй и третий блоки совпадени , причем один выход источника синхросигнала через первый блок за-, держки соединен с другим входом первого блока совпадени  и с первым входом RS-триггера, второй вход которого соединен с выходом первого блока совпадени , другой выход источника синхросигнала соединен с одним входом второго блока совпадени  и через второй блок задержки - с одним входом третьего блока совпадени , другие входы второго и третьего блоков совпадени  соединены с выходами RS-триггера, выходы второго и третьего блоков совпадени  соединены с вторым и третьим входами блока логического сложени .

Description

4i.

СО Изобретение относитс  к радиотехнике и может.быть использовано в, системах передачи дискретной ИНфОрМсЩИИ. Известно устройство передачи двоичных сигналов, содержащее источник цифрового сигнала, блок формировани  бинмпульсного сигнала согласующий блок, генератор синхроимпульсов и амплитудный преобразователь , управл емой детектором длительности импульсов {Y}« однако известное устройство громоздко. Нёшболее близким к предлагаемому  вл етс  устройство передачи двоичных сигналов,. содержащее источник цифрового сигнала с источником синхросигнала, .выход источника цифрового сигнала соединен с одним входом первого блока совпадени , выход KOTojJoro соединен с первым входом блока логического сложени , выход которогочерез счетный триггер соединен с согласующим блоком 2 . Однако в данном устройстве недос , татрчна  достоверность передачи. Цель изобретени  - повышение достоверности передачи. Поставленна  цель достигаетс  тем. Что в устройство передачи двоичных сигналов, содержащее источ ник цифрового сигнала с источником синхросигнала, выход источника цифрового сигнала соединен с одним вхо дом первого блока совпадени , выход которого соединен с первым входом блока логического сложени , выход которого через счетный триггер соединен с согласующим блоком, введен AI два блока задержки, RS-триггер, второй и третий блоки совпадени , причем,один выход источника синхросигнала через первый блок задержки соединен с другим входом первого блока совпадени  и с .первым входом RS-TpHprepa, второй вход которого соединен с выходом первого блока совпадени , другой выход источника синхросигнала соединен с одним входом второго блока совпадени  .и через второй блок задержки - с одним входом тре,тьего блока совпадени другие, входы второго и третьего бло ков совпадени  соединены с выходами RS-триггера, выходы второго и треть е.го блоков совпадени  соединены с вторым и третьим входами блока логического сложени . На фиг.1 изображена структурна  электрическа  схема предлагаемого устройства на фиг. 2 - временные д аграмма, по сн ющие работу устройст ва. Устройство передачи двоичных сигналов содержит источник 1 циФрозого сигнайЗг источник 2 синхросигнала , блоки 3 и 4 задержки, RS-триггер 5, блоки 6, 7 и 8 совпадени , блок 9 логического сложени , счетный триггер 10, согласующий блок 11. Устройство работает следующим образом. Цифровой двоичный сигнал (фиг.2а) источника 1 поступает на первый вход блока6 совпадени . Синхроимпульсы первой серии (фиг.2б) с первого , выхода источника 2 подают на R-вход RS-триггера 5, перевод  его О на пр мом выходе и в состо ние 1 на инверсном выходе в состо ние ( фиг. 2,). Эти же синхроимпульсы через блок 3 подают на второй вход блока б-совпадени  (фиг. 2Ь). Логическа  1 на первом входе блока б совпадени  разрешает прохождение задержанных синхроимпульсов первой серии (фиг. 2 fe) с выхода блока б совпадени  на первый вход блока 9 логического сложени  и на S-вход RS-триггера 5 (фиг.26 ). При этом RS-триггер 5 устанавливаетс  в состо ние 1 на пр мом выходе и в состо ние О на инверсном выходе (фиг. 2 , ). С второго выхода,источника 2 синхроимпульсы второй серии (фиг. 2) , смещенные на полтакта относительно синхроимпульсов первой серии / (фиг,2 ), подают на первый вход блока 7 совпадени  и через блок 4 задержки - на первый вход блока 8 совпадени . Логическа  1 на инверсном выходе RS-триггера 5 (фиг.2 J. ) разрешает прохождение синхроимпульсов второй серии (фиг. 22) через блок 7 совпадени  на второй вход блока 9 логического сложени  (фиг. 2 и) . Логическа  1 на пр мом выходе RS-триггера 5 (фиг. 2) разрешает прохождение задержанных синхроймпул ьсов второй серии (фиг.2 g ) через блок 8 совпадени  натретий вход блока 9 логического сложени  (фиг. 2 S ) . « Импульсы, проход щие на входы блока 9 логического сложени , по .ступают с его выхода (фиг.2А) на вход счетного триггера 10, измен   вс кий разего состо ние .(фиг.2.м). Так формируетс  бифазный сигнал с коррекцией (смешением) фазы, который через согласующий блок 11 подают в линию св зи. Времена задержки блоков 3 и 4 равны, и их величину устанавливают в зависимости от реактивнЫх характеристик тракта и скорости передачи данных в пределах О - -|- Т, где Т - длительность такта, равна  периоду следовани  двоичных символов. Как видно из ФИГ.2М , двоичные О в сформированном сигнале представлены импульсами, измен ющимисвое состо ние в конце каждого тактового промежутка, двоичные 1 импульсами ,измен ющими свое состо ние дважды в течение одного такта: в конце и в середине. Причем з адние фронты коротких импульсов (отображащих двоичные 1) с.мещены относительно границ регул рных тактовых промежутков на величину, обусловленную бременем задержки блоков 3 и 4, вследствие чего при переходе от оД ной длительности импульсов к другой об разуютс  импульсы промежуточной длительности (на фиг. 2 м выделены штриховкой. Это позвол ет скомпенсировать фазовые искажени  информационного сигнала, обусловленные переходными процессами в канале св зи.

Таким образом,устройство передачи двоичных сигналов благодар  введению в него двух блоков задержки,

двух блоков совпадени , RS-триггера и новых св зей формирует на своем выходе бифазный сигнал с коррекцией фазы, что позвол ет скомпенсировать вли ние переходных процессов,

обусловленных реактивными параметрами канала св зи,на фазу передаваемэго сигнала , вследствие чего на 1-3 пор дка уменьшаетс  коэффициент с йибок, т.е. повышаетс  достоверность передаваемой информации по сравнению с базовым объектом.

С

5

11

10

Claims (1)

1. УСТРОЙСТВО ПЕРЕДАЧИ ДВОИЧНЫХ СИГНАЛОВ, содержащее источник цифрового сигнала с источником синхросигнала, выход источника цифрово*го сигнала соединен с одним входом первого блока совпадения, выход которого соединен с первым входом блока логического сложения, выход которого через счетный триггер соединен с согласующим блоком, отличающееся тем, что, с целью повышения достоверности передачи, >_ введены два блока задержки, RS-триг-'' гер, второй и третий блоки совпадения, причем один выход источника синхросигнала через первый блок за-, держки соединен с другим входом первого блока совпадения и с первым входом RS-триггера, второй вход которого соединен с выходом первого блока совпадения, другой выход источника синхросигнала соединен с одним входом второго блока совпадения и через второй блок задержки - с одним входом третьего блока совпадё- § ния, другие входа второго и третьего блоков совпадения соединены с выходами RS-триггера, выходы второго и третьего блоков совпадения соединены с вторым и третьим входами блока логического сложения.

   » 1100749