SU1043832A1 - Устройство тактовой синхронизации - Google Patents
Устройство тактовой синхронизации Download PDFInfo
- Publication number
- SU1043832A1 SU1043832A1 SU813273380A SU3273380A SU1043832A1 SU 1043832 A1 SU1043832 A1 SU 1043832A1 SU 813273380 A SU813273380 A SU 813273380A SU 3273380 A SU3273380 A SU 3273380A SU 1043832 A1 SU1043832 A1 SU 1043832A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- block
- input
- outputs
- crushing
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Фи1 1
Изобретение относитс к технике электросв зи и может использоватьс 8 системах передачи данных дл овес- -s печени тактовой синхронизации прием ,ной части аппаратуры,5
Известно устройство тактовой синх:ронизации , содержащее последовательно соединенные генератор импульсов, блок управлени ,, делитель частоты и последовательно соединенные форми- to рователь синхроимпульсов, фазовый дискриминатор, другой вход которого соединен с. выходок делител частоты и блок усреднени , выходы которого подключены к соответствующим входам 15 блока управлени И .
Недостатком данного устройства вл етс низка помехоустойчивость. Наиболее близким по технической сущности к изобретению вл етс уст- 2о .ройство тактовой синхронизации, содержащее последовательно соединенные генератор импульсов, блок управлени , делитель частоты, дешифратор, блок зaщиtы сигнала от дроблений и. после- 25 довательно соединенные формирователь синхроимпульсов и фазовый дискриминатор , другой вход которого соединен с другим выходом делител , частоты, а также блок усреднени 2 ,Недостатком известного устройства вл етс низка помехоустойчивость при высоком уровне дроблений посылок принимаемого сигнала, при котором неоднократнымдроблени м может подвер гатьс почти каждый из элементов нимаемого сообщени , В этом случае в течение одного периода тактового колебани на обоих выходах фазового дискриминатора формируетс по одному и более кЬрректирущих импульсов, вследствие чего триггеры обоих каналов блока защиты от дроблени оказываютс в единичном состо нии, что приводит к отсутствию корректирующих импульсов на входе блока усреднени , а, следовательно, и на входах блока управлени . При этом не обеспечиваетс азова автоподстройка импульсов или значительно BO3pacTaet врем фазировани ,50
Цель изобретени - повышение поехоустойчивости .
Поставленна цель достигаетс тем, что в устройство тактовой синхронизации , С0|держаи|ее последовательно со- 55 диненные генератор импульсов, блок правлени , делитель частоты, дешифатор , блок защиты сигнала от дроблений и последовательно соединенные формирователь синхрримпульсов, вход которого вл етс входом устройства, и фазовый дискриминатор, другой вход которого соединен с другим выходом делител частоты, а также блок усреднени , выходы фазового дискриминатора подключены через блок усреднени к соответствующим входам блока защиты сигнала от дроблений, выходы которого подключены к другим входам бло .ка управлени , причем блок защиты сигнала от дроблений состоит из двух каналов , каждый из которых содержит последовательно соединенные триггер, элемент запрета и элемент совпадени , причем выход триггера каждого канала подключеу к другому входу элемента запрета другого канала,о а первые входы триггеров, объединенные вторые входы триггеровiи объединенные вторые входы элементов совпадени обоих каналов вл ютс соответственно входами, а выходы элементов совпадени - выходами блока защиты сигнала от дроблений.
На фиг, 1 приведена структурна электрическа схема предложенного устройства; на фиг. 2 - схема блока защиты сигнала от дроблений.
Устройство тактовой синхронизации содержит,генератор 1 импульсов, блок упра1влени , делитель 3 частоты, формирователь k синхроимпульсов, фазовый дискриминатор 5 блок 6 усреднени , блок 7 защиты сигнала от дроблени , дешифратор 8, триггер 9 элемент 10 запрета, элемент 11 совпадени , триггер .12, элемент 13 запрета и элемент 14 совпадени .
Устройство работает следующим образом .
Импульсы с выхода генератора 1 импульсов через блок; 2 управлени , служащий дл добавлени или исключени одиночных импульсов, подаютс на вход делител 3 частоты, на другом выходе которого формируютс колебани тактовой частоты. Из переходов напр жени входного сигнала формирователь формирует синхроимпульсы. Каждый из синхроимпульсов проходит на один из двух выходов фазового дискриминатора 5, в зависимости от того, опережает он или запаздывает по сравнению с тактовым колебанием, подводимым с другого выхода делител 3. Блок 6 усреднени усредн ет во времени синхроимпульсы , поступающие через блок защиты от дроблений, на другие входы (добавлени или исключени блока 2 управлени . При этом исключаютс корректирующие импульсы, по вл ющиес вследствие дроблени сигнала, которые действуют на оба входа 7 в течение одного периода тактовых импульсов-. .
. Блок 7 работает следующим образом. Перед началом такта импульс от дешифратора 8 устанавливает триггеры в состо ние логического Нул . Первый синхроимпульс , поступивший в первый канал с соответствующего выхода блока 6 усреднени переводит триггер 9 в состо ние логической единицы. Последующие синхроимпульсы, если они возникают в результате дроблени посылки в тече ние такта, не измен ют, состо ние тригг гера 9 первого канала. Напр жение логической единицы с выхода триггера 9 передаетс элементом 10 запрета первого канала на вход элемента 11 сОвпаде« ни первого канала при условии,
. втором канале синхроимпульсов в течение такта не возникает. В противном случае напр жение логической ) .единицы с выхода триггера 9 второго канала запрещает прохождение напр жени логической единицы через элемент 10 запрета первого канала. Элемент 11 совпадени переводит возникающие на его входе импульсы из потенциальной в динамическую форму, так как на его другой вхЪд подаютс узкие инпульсы с выхода дешифратора. Вследствие этого независимо от числа синхроимпульсов на входе блока 7 на его выходе возникает не более чем один импульс за тактовый интервал, при этом возможность по влени импульсов одновременно на двух выходах также 1исключена.
; Таким образом, предлсйкенное устройство обеспечивает по сравнению с известным более высокую понехоустойчиврсть при значительных дроблени х принимаемого сигнала.
9
12
//
10
/«
Claims (3)
1. УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ, содержащее последовательно соединенные генератор импульсов., блок управления, делитель частоты, дешифратор, блок защиты сигнала от дроблений и последовательно соединенные формирователь синхроимпульсов, вход которого является входом устройства, и фазовый дискриминатор, другой вход которого соединен с другим выходом делителя “частоты, а также блок усреднения, о т .л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости, выходы фазового дискриминатора подключены через блок усреднения к соответствующим входам блока защиты сигнала от·дроблений, . выходы которого подключены к другим входам блока управления.
2. Устройство поп. 1,отличающееся тем, что блок защиты сигнала от дроблений состоит из двух каналов, каждый из которых содержит последовательно соединенные триггер, элемент запрета и элемент совпадения, причем выход триггера каждого канала подключен к другому входу элемента за- § прета другого канала,а первые входы триггеров, объединенные вторые входы триггеров и объединенные вторые входы элементов совпадения обоих каналов являются соответственно входами, а выходы элементов совпадения - выходами блока защиты сигнала от дроблений.
SU ..„1043832
Фм. 1 >
1043832 1 ний й последовательно соединенные формирователь синхроимпульсов, вход t которого является входом устройства, и фазовый дискриминатор, другой вход которого соединен с другим выходом делителя частоты, а также блок усреднения, выходы фазового дискриминатора подключены через блок усреднения к соответствующим входам блока защиты сигнала от дроблений, выходы которого подключены к другим входам блока управления, причем блок защиты сигнала от дроблений состоит из двух каналов, каждый из которых содержит последовательно соединенные триггер, элемент запрета и элемент совпадения, причем выход триггера каждого канала подключен к Другому входу элемента запрета другого канала а первые входы 2Q триггеров, объединенные вторые входы Триггеров.и объединенные вторые входы элементов совпадения обоих каналов являются соответственно входами, а выходы элементов совпадения - выходами блока защиты сигнала от дроблений.
На фиг. 1 приведена структурная электрическая схема предложенного устройства; на фиг. 2 - схема блока защиты сигнала от дроблений.
Устройство тактовой синхронизации содержит.генератор 1 импульсов, блок 2 управления, делитель 3 частоты, формирователь 4 синхроимпульсов, фазовый дискриминатор 5, блок 6 усреднения, блок 7защиты сигнала от дробления, дешифратор 8, триггер 9, элемент 10 запрета, элемент 11 совпадения, триггер .12, элемент 13 запрета и элемент 14 совпадения.
Устройство работает следующим образом.
Импульсы с выхода генератора 1 импульсов через блок; 2 управления, служащий для добавления или исключения одиночных импульсов, подаются на вход делителя 3 частоты, на другом выходе которого формируются колебания тактовой частоты. Из переходов напряжения входного сигнала формирователь 4 формирует синхроимпульсы. Каждый из синхроимпульсов проходит на один из двух выходов фазового дискриминатора 5, в зависимости от того, опережает он или запаздывает по сравнению с тактовым колебанием, подводимым с другого выхода делителя
3. Блок 6 усреднения усредняет во времени синхроимпульсы, поступающие через блок защиты сигналов от дроблений, на дру1
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813273380A SU1043832A1 (ru) | 1981-02-16 | 1981-02-16 | Устройство тактовой синхронизации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813273380A SU1043832A1 (ru) | 1981-02-16 | 1981-02-16 | Устройство тактовой синхронизации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1043832A1 true SU1043832A1 (ru) | 1983-09-23 |
Family
ID=20952552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813273380A SU1043832A1 (ru) | 1981-02-16 | 1981-02-16 | Устройство тактовой синхронизации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1043832A1 (ru) |
-
1981
- 1981-02-16 SU SU813273380A patent/SU1043832A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4151373A (en) | Data transmission system | |
US4692932A (en) | Triplicated clock distribution device for use when each clock signal comprises a synchonization signal | |
US3783383A (en) | Low disparity bipolar pcm system | |
US5012198A (en) | Digital PLL circuit having reduced lead-in time | |
SU1043832A1 (ru) | Устройство тактовой синхронизации | |
US5459764A (en) | Clock synchronization system | |
JPS6328531B2 (ru) | ||
SU1190558A1 (ru) | Трехканальный резервированный синхронизатор | |
SU839034A1 (ru) | Формирователь импульсов | |
SU1073895A2 (ru) | Устройство тактовой синхронизации | |
SU1297242A1 (ru) | Устройство тактовой синхронизации с переменным коррекционным эффектом | |
SU983978A1 (ru) | Частотно-фазовый компаратор | |
KR0120533B1 (ko) | 멀티플랙스 아날로그 콤퍼넌트(mac) 방식의 라인 동기검출회로 | |
SU1019656A1 (ru) | Устройство дл приема биимпульсных сигналов | |
SU788416A1 (ru) | Устройство синфазного приема импульсных сигналов | |
SU938419A1 (ru) | Устройство тактовой синхронизации | |
SU1100749A1 (ru) | Устройство передачи двоичных сигналов | |
SU1660195A1 (ru) | Регенератор импульсной последовательности | |
SU1499456A1 (ru) | Устройство тактовой синхронизации | |
SU1095220A1 (ru) | Устройство дл передачи и приема дискретных сообщений | |
SU1251339A1 (ru) | Способ формировани и дешифрации канального сигнала и устройство дл его осуществлени | |
SU1415446A1 (ru) | Устройство тактовой синхронизации | |
SU809644A1 (ru) | Устройство дл передачи и приемаСигНАлОВ C фАзОВОй МАНипул циЕй | |
SU801308A1 (ru) | Устройство дл регенерации синхроим-пульСОВ пОлЕй | |
SU1065957A2 (ru) | Автоматический синхронизатор с посто нным углом опережени |