SU1188891A2 - Устройство дл передачи сообщений - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ СООБЩЕНИЙ по авт.св. 1107309, отличающеес  тем, что, с целью увеличени  объема передаваемых сообщений, введены дополнительный коммутатор, триггер,датчик числа циклов, блок сравнени  и последовательно соединенные дешифратор конца цикла передачи и счетчик циклов, выходы которого .подключены к одним входам блока сравнени , другие входы которого соединены с выходами датчика числа циклов, к входам которого подключены выходы дешифратора адреса, а ВЫ хода хрониэирующего регистра соединены с входами дешифратора кон.ца цикла передачи, при этом управл ющий вход входного клапана через триггер подключен к управл ющему входу выходного клапана, выход блока сравнени  соединен со сбросовым i входом счетчика циклов и с вторьм входом триггера, выходы информа (Л Щ10ННОГО регистра сдвига через дополнительный коммутатор подключены к входам первого сумматора по моду .гао два, выходы дешифратора адреса соединены с соответствую14ими дополнительного коммутатора . . 00 00 00 со

Description

Изобретение относитс  к технике передачи дискретной информации и может использоватьс  дл  осуществлни  передачи информации от одного источника нескольким получател м с высокой веро тностью приема.

Цель изобретени  - увеличение объема передаваемых сообщений.

На чертеже представлена структуна  электрическа  схема предлагаемого устройства.

Устройство дл  передачи сообщений содержит входной клапан 1, информационный регистр 2 сдвига, клапан 3, адресный регистр 4, дешифратор 5 адреса, коммутатор 6, хронизирующий регистр 7, блок 8 ввода исходного состо ни , блок 9 БЬ делени  сигнала ввода исходного состо ни , первый сумматер 10 по модулю два, второй сумматор 11 по модулю два, выходной клапан 12, третий сумматор 13 по модулю два, дешифратор 14 конца цикла передачи счетчик 15 циклов, блок 16 сравнени , датчик 17 числа циклов, дополнительный коммутатор 18, триггер 1

Устройство работает следующим образом,.

На информационный вход устройства поступает сообщение, содержащее адресную и информационную части По входу управлени  устройства сообщение сопровождаетс  сигналом управлени , действующим в течение времени ввода сообщени  и открывающим с помощью входного клапана 1 и клапана 3 путь дл  вводимого сообщени . По окончании ввода сообщени  сигнал управлени  снимаетс При этом адресна  часть сообщени  оказываетс  записанной в адресньй регистр 4, а информационна  часть в информационный регистр 2 сдвига. Адресна  часть сообщени  анализируетс  дещифратором 5 адреса и поступает на управл ющие входы коммутатора 6 и дополнительного коммутатора 18. При этом через коммутатор 6 выходы хронизирующего регистра 7 подключаютс  в соответствии с математическим законом формировайи  хронизирующей псевдослучайной последовательности, который принадлежит получателю, наход щемус  по данному адресу, к входам второго сумматора 11 по

888912

модулю два, а через дополнительный коммутатор 18 происходит подключение выходов информационного регистра 2 сдвига к входам первого

5 сумматора 10 по модулю два в соответствии с математическим законом формировани  информа1щонной псевдослучайной последовательности, принадлежащим получателю, наход щему10 с  по данному адресу. С выхода, дешифратора 5 адреса управл ющие сигналы поступают на входы датчика 17 числа циклов, устанавлива  на его выходах код, соответствующий числу

15 циклов передачи, одного сообщени , необходимых дл  обеспечени  заданного времени передачи сообщени  при использовании порождающих поли . номов разной длины.

20 Сн тие сигнала управлени  с входа управлени  устройства перекрывает клапан 3, включает триггер 19, который открывает выходной клапан 12 и отключает входной клапан

25 1 от информационного входа устрой- . ства, включа  через него обратную св зь с выхода первого сумматора 10 по модулю два на вход информационного регистра- 2 сдвига, образу 

30 тем самым генератор информационной псевдослучайной последовательности. По сн тию сигнала управлени  в блоке 9 вьщелени  сигнала ввода исходного состо ни  формируетс  сигнал.

по которому из блока 8 ввода исходного состо ни  в хронизирующий регистр 7 поступает кодова  комбинаци  исходного состо ни .

После подачи на схему устройства тактовой частоты на выходе первого сумматора 10 по модулю два начинает формироватьс  информационна  псевдослучайна  иоследовательность, а на выходе второго сумматора 11 по

модулю два - хронизирующа  псевдослучайна  последовательность. Обе последовательности поступают, на входы третьего сумматора 13 по модулю два, на выходе которого формируетс  объединенна  рекуррентна  псевдослучайна  последовательность, принадлежаща  получателю, адрес которого указан в адресном регистре 4. С выхода третьего сумматора

13 по модулю два через открытый выходной клапан 12 объединенна  последовательность поступает на выход устройства.

При последующем по влении в хронизиругощем регистре 7 комбинации исходного состо ни , что соответствует концу одного цикла передачи, на, выходе дешифратора 14 конца цикла передачи по вл етс  сигнал, фиксируемый счетчиком 15 циклов. Така  ра.бота продолжаетс  до тех пор.

пока на выходах счетчика 15 циклов не по витс  код, аналогичный коду датчика 17 числа циклов, что вызьшает по вление на выходе блока 16, сравнени  сигнала, по которому происходит сброс триггера 19 и заканчиваетс  работа устройства ..

Claims (1)

1. УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ СООБЩЕНИЙ по авт.св. № 1107309, отличающееся тем, что, с целью увеличения объема передаваемых сообщений, введены дополнительный коммутатор, триггер,датчик числа циклов, блок сравнения и последовательно соединенные дешифратор конца цикла передачи и счетчик циклов, выходы которого подключены к одним входам блока сравнения, другие входы которого > соединены с выходами датчика числа циклов, к входам которого подключены выходы дешифратора адреса, а выходы хрониэирующего регистра соединены с входами дешифратора конца цикла передачи, при этом управляющий вход входного клапана через триггер подключен к управляющему входу выходного клапана, выход блока сравнения соединен со сбросовым входом счетчика циклов и с вторым входом триггера, выходы информационного регистра сдвига через дополнительный коммутатор подключены к входам первого сумматора по модулю два, выходы дешифратора адреса соединены с соответствующими входами дополнительного коммутато1188891