SU1117633A1

SU1117633A1 - Сумматор по модулю два

Info

Publication number: SU1117633A1
Application number: SU833613666A
Authority: SU
Inventors: Валерий Петрович Мочалов; Владимир Петрович Яковлев
Original assignee: Ставропольское высшее военное инженерное училище связи им.60-летия Великого Октября
Priority date: 1983-04-22
Filing date: 1983-04-22
Publication date: 1984-10-07

Abstract

СУММАТОР ПО МОДУЛЮ ДВА, содержащий элемент И, элемент И-НЕ и элемент задержки, причем первый и второй входа элемента ИтНЕ вл ютс соответственно первым и вторым входами сумматора, выход элемента задержки соединен с первым входом элемента И, второй вход которого и вход элемента задержки объединены, отличающийс тем, что , с целью повышени достоверности работы , в него введены элемент Ш1И-НЕ, узел дифференцировани , расширитель импульсов и формирователь-импульсов, причем первый и второй входа элемён- та ШШ-НЕ соединены соответственно с первым и вторым входами элемента. И-НЕ, выход которого соединен с входом расширител импульсов , выход которого соединение вторым входом элемента И, третий вход которого соединен с выходом узла дифференцировани , вход которого соединен с выходом элемента ИЛИ-НЕ , вькод элемента (Л И соединен с входом формировател С импульсов, выход которого вл етс выходом сумматора..

Description

и

Од

оэ

С«9

Фиг./

изобретение относитс к вычислительной технике и может быть использовано в импульсных и логических схе мах различного назначени .

Известен сумматор по модулю два, содержащий элементы И-НЕ, И, ИЛИ, причем первый и второй входы элементов И-НЕ, ИЛИ подключены соотйетственно к первому и второму информационным входам сумматора по модулю два, выходы элементов И-НЕ, ИЛИ - к первому и второму входам элемента

И 1 .

Недостатком сумматора вл етс сравнительно низка достоверность функционировани .

Наиболее близким к предлагаемому вл етс сумматор по модулю два, содержащий элементы И-НЕ , И, ИЛИ, дополнительный элемент И и два элемента задержки, -причем первьй и второй входы элементов И-НЕ, ИЛИ.подключены соотвественно к первому и второму информационным входам сумматора по модулю два, выходы элементов И-НЕ, ИЛИ - к первому и второму входам элемента И, выход элемента И-НЕ подключен к первому входу дополнительного элемента И и через первый элемент задержки к третьему входу элемента И, выход которого через второй элемент задержки подключен к второму входу дополнительного элемента И, выход которого вл етс выходом сумматора по модулю два 2J ,

Недостатком известного устройства вл етс низка надежность работы в услови х значительного искажени временного положени входных сигналов , что приводит к по влению ложных выходных сигналов.

Цель изобретени - повышение достоверности работы сумматора.

Поставленна цель достигаетс тем что в сумматор по модулю два, содержащий элемент И, элемент И-НЕ и элемент задержки, причем первый и второй входы элемента И-НЕ вл ютс Ъоотвественно первым и вторым входами сумматора, выход элемента задёрж ки соединен с первым входом элемента И, второй вход которого и вход элемента задержки объединены, введены элемент ШШ-НЕ, узел дифференцировани , расширитель импульсов и фор мирователь импульсов, причем первый и второй входы элемента ИЛИ-НЕ соединены соответственно с первым и вторым входами элемента И-НЕ, выход которого соединен с входом расширител импульсов, выход которого соединен с вторым входом элемента И, третий вход которого соединен с выходом узла дифференцировани , вход которого соединен с выходом элемента ИЛИ-Н выход элемента И соединен с входом формировател импульсов, выход которого вл етс выходом сумматора.

На фиг. 1 приведена функциональна схема сумматора; на фиг, 2 - временна диаграмма работы сумматора.

Сумматор по модулю два, изображенный (фиг.1) содержит элемент ИЛИ-НЕ 1, элемент Й-НЕ 2, расширитель 3 импульсов, элемент 4 задержки , узел 5 дифференцировани , элемент И 6, формирователь 7 импульсов.

Сумматор по модулю два работает следующим образом.

Длительность сигнала (фиг.1),поступающего с выхода элемента ИЛИ-НЕ 1 на вход узла 5 дифференцировани , рана суммарной длительности информационых сигналов а,S . Запрещающий сигнал 2 поступающий с, выхода элемента И-НЕ 2 на вход расширител 3, имеет длительность совпадан цих частей инфомационных сигналов. Благодар задержанному сигналу е, проход щему через элемент 4 задержки .на первый вхо элемента И 6, сигналу, проход щему на третий вход, элемента И 6, устран ютс ложные сигналы, вызываемые рассогласованием задних и .передних фронтов информационных сигналов.Расширитель 3 и элемент 4 задержки построены таким образом, что суммарна длительность сигналов, с их выходов равна сумме максимальных длительностей входных информационных сигналов . ВьЬсод элемента И 6 подключен к входу формировател 7 импульсов, выход которога вл етс выходом сумматора по модулю два. I

.Из временной диаграммы, (фиг. 2) видно, что достоверна работа предлагаемого сумматора сохран етс при рассогласовании во времени входных сигналов на величину, равную длительности входного сигнала, что в два раза превосходит максимально допустимое рассогласование известного сумматора.

IJ-L

Фиг. 2

Claims

СУММАТОР ПО МОДУЛЮ ДВА, содержащий элемент И, элемент И-НЕ и элемент задержки, причем первый _tи второй входа элемента ИтНЕ являются соответственно первым и вторым входами сумматора, выход элемента задержки соединен с первым входом элемента И, второй вход которого и вход элемента задержки объединены, отличающийся тем, что , с целью повышения достоверности работы, в него введены элемент ИПИ-НЕ, узел дифференцирования, расширитель импульсов и формирователь'импульсов, причем первый и второй входа элемента ИЛИ-HE соединены соответственно с первым и вторым входами элемента И-НЕ, выход которого соединен с входом расширителя импульсов, выход которого соединен'с вторым входом элемента И, третий вход которого соединен с выходом узла дифференцирования, вход которого соединен с выходом элемента ИЛИ-HE , выход элемента И соединен с входом формирователя импульсов, выход которого является выходом сумматора.

1 1117633 2