SU1115224A2 - Аналого-цифровой преобразователь узкополосных сигналов - Google Patents

Abstract

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ УЗКОПОЛОСНЫХ СИГНАЛОВ по авт. св. № 999157, отличающийс   тем, что, с целью расширени  функциональных возможностей путем обеспечени  точного измерени  отсчетов амплитуды и фазы при произвольном характере ограничени  сигнала по максимуму , в него введены второй и третий ключи, второй инвертор, реверсивный счетчик, селектор фронтов, элемент задержки, четвертый элемент ИЛИ, регистр пам ти, цифроаналоговый преобразователь , фильтр-интегратор, первый и второй резисторы,третнй компаратор, первый вход которого соединен с входной шиной, второй вход.- с общей шиной , а выход - с входом селектора фронтов, первым входом второго ключа и входом второго инвертора, выход которого соединен с первым входом третьего ключа, второй вход которого соединен с вторым входом второго ключа и вторым выходом генератора образцовых частот, а выход - с входом вычитани  реверсивного счетчика, вход сложени  которого соединен с выходом второго ключа, а выходы - с первыми входами регистра пам ти, второй вход которого соединен с выходом селектора фронтов и входом элемента задержки , а выходы - с входами цифроаналогового преобразовател , выход которого соединен с входом фильтра-интегратора , выход которого соединен через (Л первый резистор с входной шиной, котора  через второй резистор соединена с общей шиной, при этом выход элемента задержки соединен с первым вхо-с дом четвертого элемента ИЛИ, второй вход которого соединен с выходом переполнени  на сложение реверсивного счетчика, третий вход - с выходом переполнени  на вычитание реверсивного сче тчика, а выход - с входом сброса реверсивного счетчика

Description

Изобретение относитс  к импульсной технике и используетс  при аналогоцифровом преобразовании узкополосных сигналов, у которых ширина спектра много меньше центральной частоты. По основному авт.св. № 999157 известен аналого-ьщфровой преобразователь узкополосных сигналов, содержащий генератор образцовых частот, сдвиговый регистр, блок ключей, два элемента И, элементы ИЛИ, два компаратора , источник двухпол рного эталонного напр жени , счетчик амплитуд счетчик фаз, два триггера, ключ,инвертор , причем первые входы компара торов соединены с входной шиной, а их вторые входы - с выходами источник эталонного напр жени , выход первого компаратора через ключ соединен с первым входом первого триггера, второй вход которого соединен с первым входом генератора образцовых частот (выходом пусковых импульсов),вторым входом второго триггера и входами сброса счетчиков амплитуд и фаз, а выход - с первым входом первого элемента И, второй вход которого соединен с управл ющим входом ключа и инверсным выходом второго триггера,тре тий вход - с первым входом второго элемента И и выходом инвертора, четвертый вход - с вторым выходом генератора образцовых частот (выходом им пульсов заполнени ) и вторьм входом второго элемента И, выход - с информационным входом счетчика амплитуд, выходы разр дов которого, кроме стар шего, соединены с первыми входами третьих элементов ИЛИ, выход младшего разр да соединен с первым входом первого элемента ИЛИ, а выход старше го разр да - с первым входом второго элемента ИЛИ, выход которого соедине с входом инвертора и вторыми входами третьих элементов ИЛИ, а второй вход с выходом старшего разр да счетчика фаз, выходы остальных разр дов которого соединены с первыми входами бло ка ключей, вторые входы которого сое динены с выходами третьих элементов ИЛИ, третий вход - с третьим выходом генератора образцовых частот (выходом импульсов считывани ), а выходы - с первыми входами сдвигового регистра, второй вход которого соединен с четвертым выходом генератора образцовых частот (выходом тактовых импульсов), при этом выход вточрого компаратора соединен с первым входом второго триггера , пр мой выход которого соединен с третьим входом второго элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, выход которого подключен к информационному входу счетчика фаз til . Однако известный преобразователь не может быть использован при одностороннем ограничении сигнала и при двустороннем несимметричном ограничении,так как возникающее в этих случа х смещение нулевого уровн  не позвол ет правильно измерить амплитуду и фазу си1- нала. Цель изобретени  - расширение функ циональных возможностей аналого-цифрового преобразовател  узкополосных сигналов путем обеспечени  точного измерени  отсчетов амплитуды и фазы при произвольном характере ограничени  сигнала но максимуму. Поставленна  цель достигаетс  тем, что в аналого-цифровой преобразователь узкополосных сигналов введены второй и третий ключи, второй инвертор , реверсивный счетчик, селектор фронтов, элемент задержки, четвертый элемент ИЛИ, регистр пам ти, цифро-аналоговый преобразователь, фильтринтегратор , первый и второй резисторы , третий компаратор, первый вход кс торого соединен с входной шиной, второй вход - с общей шиной, выход - с входом селектора фронтов, первым входом второго ключа и входом второго инвертора, выход которого соединен с первым входом третьего ключа, второй вход которого соединен с вторым входом второго ключа и вторым выходом генератора образцовых частот, а выход - с входом вычитани  реверсивного счетчика, вход сложени  которого соединен с выходом второго ключа, а BbiKOfif - с первыми входами регистра пам ти, второй вход которого соединен с выходом селектора фронтов и входом элемента задержки, а выходы с входами цифроаналогового преобразовател , выход которого соединен с входом фильтра-интегратора, выход которого соединен через первый резистор с входной шиной, котора  через второй резистор соединена с общей шиной, при этом выход элемента задержки соединена с первым входом четвертого элемента ИЛИ, второй вход, которого соединен с выходом перепелнени  на сложение реверсивного счетчика , третий вход - с выходом переполнени  на вычитание реверсивного счетчика, а выход - с входом сброса реверсивного счетчика. На фиг.1 изображена функциональна  схема предлагаемоТо преобразовател  на фиг.2 - временные диаграммы напр  жени  в некоторых точках аналого-циф рового преобразовател . Аналого-цифровой преобразователь узкополосных сигналов (фиг.1) содержит компараторы 1 и 2, источник 3 двухпол рного эталонного напр жени , первый ключ 4, первый 5 и второй 6 триггеры,генератор 7 образцовых час тот, первый 8 и второй 9 элементы И, первыр инвертор 10, счетчик 1 1 ампли туд, первый элемент №1Н 12, счетчик 13 фаз, второй элемент ИЛИ 14,третьи элементы ИЛИ 15, блок 16 ключей,сдви говый регистр 17, третий компаратор 18, селектор 19 фронта, второй ключ 20, второй инвертор 21,третий ключ 22, реверсивньиЧ счетчик 23, регистр 24 пам ти, элемент 25 задержки, цифроаналоговый преобразователь. 26, фильтр-интегратор 27, первый 28 и второй 29 резисторы. И11формационные входы компараторов 1 и 2 соединены между собой и  вл ютс  входом всего преобразовател . К опорным входам компараторов 1 и 2 подключены соответственно положительный и отрицател ньй выходы источника 3 двухпол рного эталонного напр жени . Вькод компара тора 1 соединен с информационным вхо дом ключа 4, у которого выход под1спю чен к первому входу триггера 5, а управл ющий вход - к инверсному выхо ду триггера 6, первый вход которого соединен с выходом компаратора 3.Вто рые входы триггеров 5 и 6 подключены к первому выходу (выходу пусковых им пульсов) генератора 7, образцовых настот , имеющего еще три выхода: импуль сов заполенени , импульсов считывани  и тактовых импульсов. Пр мой выход триггера 5 и инверсный выход три гера 6 соединены соответственно с первым и вторым .входами элемента И 8. Пр мой выход триггера 6 подключен к одному из входов элемента И 9. К остальным двум входам элементов 8 и 9 И подключены второй выход (выход импульсов заполнени ) генератора 7 образцовых частот и выход инвентора 10 Выход элемента И 8 соединен с входом счетчика 11 амплитуд, а выход элемента И 9 - с однлм из входов элемента ИЛИ 12, другой вход которого подключен к выходу младшего разр да счетчика II амплитуд. Выход элемента ИЛИ 12 соединен с входом счетчика 13 фаз.Шины сброса счетчиков 11 и 13 так же, как и вторые входы триггеров 5 и 6,подключены к выходу пусковых импульсов генератора 7 образцовых частот. Выходы последних разр дов счетчиков II и 13 подключены к входам элемента ИЛИ 14, выход которого соединен с входом инвертора 10 и входами третьих элементов ИЛИ 15, у которых вторые входы соединены с выходами всех, кроме пос1леднего , разр дов счетчика 11 амплитуд , а выходы - с информационными входами блока 16 ключей. С остальными информационными входами блока 16 ключей соединены выходы всех, кроме последнего , разр дов счетчика 13 фаз, а управл ющий вход этого блока подключен к третьему выходу (выходу импульсов считывани ) генератора 7 образцовых частот. Выходы блока 16 ключей соединены с входами  чеек сдвигового регистра 17, вход тактовых импульсов которого соединен с соответствующим ВЫХОДОМ генератора 7 образцовых час-/ тот. Выход последней  чейки сдвигового регистра 17  вл етс  выходом апалого-цифрового преобразовател  узкополосных сигналов. Третий компаратор 18подключен к входной шине. Опорньй вход его соединен с земл ной шиной, а выход подключен к входу селектора 19фронтов, управл ющему входу второго ключа 20 и через инвертор 21 к управл ющему входу третьего ключа 22. Информационные входы ключей 20 и 22 соединены с вторым выходом (выходом импульсов заполнени ) генератора 7 образцовых частот, а их выходы - с входами сложени  и вычитани  соответственно реверсивного счетчика 23, выходы  чеек которого под1СлюченьГ к входам  чеек регистра 24 пам ти. Управл ющий вход последнего соединен с выходом селектора 19 фронтов и входом элемента 23 задержки. Выходы всех  чеек регистра 24 пам ти подключены к входам цифрош1алогового преобразовател  26, выход которого соеданен с входом фильтра-интегратора 27, на выходе которого включен делитель напр жени  на резисторах 28 и 29.Выход делител  напр жени  соединен с входной шиной. Выход элемента 25 задержки и выходы переполнени  на сложение и вычитание счетчика 23 соединены с входа1чи четвертого элемента ИЛИ 30, к выходу которого подключена шина сброса реверсивного счетчика 23. Разделительньй конденсатор, сто щий на выходе усилител , предшествующего аналого-цифровому преобразователю узкопо лосных сигналов, соединен с входной шиной (фиг.1, штрихова  лини ). Через интервалы времени, обратно пропорциональные ширине спектра сигнала, с первого выхода генератора 7 образцо вых частот следуют пусковые импульсы, при по влении каждого из которых измер етс  врем  от этого импульса до ближайшего положительного перехода сиг нала через нулевой уровень и врем  , в течение которого сигнал принимает значени  от-Ео до + Ко в окрестности этого перехода, при этом под нулевым понимаетс  уровень, относительно которого равны по длительности положительна  и отрицательна  части периода узкополосного сигнала. Если нулевой уровень на входной шине совпадает.с потенциалом общей шины, первый из ука занных временных интервалов определ ет фазу сигнала, а второй - амплитуду . Так как все измерени , необходимые дл  определени  отсчетов амплиту ды и фазы, выполн ютс  при малых уро н х сигнала, при которых симметричное ограничение по максимуму еще не сказываетс , предлагаемое устройство позвол ет восстановить форму узкопо лосного сигнала после симметричного ограничени . Однако при одностороннем ограничении и несимметричном дву стороннем ограничении происходит сме щение нулевого уровн  на входной шине после разделительного конденсатор ( фиг. 2а). Горизонтальна  штрихова  лини  соответствует нулевому уровню сигнала, смещенному относительно потенциала земл ной шины на величину Vg, . Поскольку измерени  производ т с  относительно потенциала общей ши ны, смещение нулевого уровн  приводи к ошибке в измерени х тем большей, чем больше Введение в устройст во элементов 18-30 и структура их включени  позвол ют автоматически ус ран ть смещение нулевого уровн  на входной шине относительно потенциала §емллной. 11 46 Устройство работает следующим образом . Сигнал с входнрй шины поступает,кроме первого и второго компараторов I и 2, еще и на информациоиньй вход третьего компаратора 18, опорный вход которого соединен с общей шиной. Если сигнал положителен относительно потенциала общей шины, на выходе компара -др 18 ро вл етс  единица, если отрицателен - нуль (фиг. 26).Единица на выходе открывает ключ 20 и благодар  инвертору 21, закрывает ключ 22, поэтому при наличии единицы на выходе компаратора 18 реверсивный счетчик 23 работает на сложение,подсчитыва  импульсы заполнени , поступающие через открытый ключ с второго выхода генератора 7 образцовых частот (фиг. 2в) . Если на выходе компаратора 18 нуль, ключ 20 закрываетс , а ключ 22 открываетс  и через него импульсы заполнени  поступают на вычитающий вход реверсивного счетчика 23 (фиг.2г). При каждом положительном фронте выходного напр жени  компаратора 18,т.е. в конце каждого периода входного сигнала , селектор 19 фронтов формирует короткий импульс (фиг. 2г), поступающий на элемент 25 задержки и управл ющий вход регистра 24 пам ти.При поступлении такого импульса входы  чеек регистра 24 пам ти открываютс  и в регистр перезаписываетс  число из  чеек реверсивного счетчика 23.Характер изменени  числа N в реверсивном счетчике 23 показан на диаграмме фиг.2е. К концу каждого периода входного узкополосного сигнала число N равно N р- разности между числами импульсов заполнени , поступивших на входы сложени  и вычитани , т.е. оно пропорционально разности длительностей положительной и отрицательной частей периода. После записи в регистре 24 .пам ти число N р преобразуетс  цифро-аналоговым преобразователем 26 в напр жение, которое усредн етс  фильТром-интегратором 27 за несколько (пор дка дес ти) периодов узкополосного колебани  и через делитель на резисторах 28 и 29 поступает на входную шину в противофазе с напр жением смещени  нулевого уровн  VCM t автоматически привод  нулевой уровень входной шины к потенциалу общей. Короткий импульс, по вл ющийс  на выходе селектора 19 фронтов в конце каждого периода входного

711

сигнала и обеспечиванлций перезапись показаний реверсивного счетчика 23 в регистр 24 . пам ти, через элемент 25 задержки поступает на шину сброса реверсивного счетчика 23, возвраща  этот счетчик в исходное состо ние . Врем  задержки выбираетс  большим времени перезаписи, но меньшим интервала между импульсами заполнени  . Благодар  этому к началу нового периода входного сигнала показани  реверсивного счетчика 23 за предьщущий период оказьюаютс  зафиксированными в регистре 24 пам ти, а сам счетчик - возвращенным в исходное состо ние. Таким образом, каждому периоду входного сигнала соответствует описанный цикл работы. Емкость реверсивного счетчика 23 без учета знакоS

вого разр да выбираетс  приблизительно равной 1,2 Nyvy, где N; - число импульсов заполнени  на интервале J/ При переполнении реверсивного-

счетчика на сложение или вычитание сигналы переполнени  через элемент ИЛИ 30 поступают на шину сброса, привод  счетчик в исходное состо ние. Таким образом изобретение благодар  автоматическому устранению смещени  нулевого уровн  обеспечивает эффективную работу аналого-цифрового преобразоват ел  не только при симметричном ограничении узкополосного

5 сигнала по максимуму, что значительно расшир ет функциональные возможности аналого - цифрового преобразовател  узкополосных сигналов .

,/9-г.

выл

р:;

lfe.r

/ I

Claims (1)

1. АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ УЗКОПОЛОСНЫХ СИГНАЛОВ по авт. св. Ν’ 999157, отличающий- с я тем, что, с целью расширения функциональных возможностей путем обеспечения точного измерения отсчетов амплитуды и фазы при произвольном характере ограничения сигнала по максимуму, в него введены второй и третий ключи, второй инвертор, реверсивный счетчик, селектор фронтов, элемент задержки, четвертый элемент ИЛИ, регистр памяти, цифроаналоговый преобразователь, фильтр-интегратор, первый и второй резисторы,третий компаратор, первый вход которого соединен с входной шиной, второй вход- с общей шиной, а выход - с входом селектора фронтов, первым входом второго ключа и входом второго инвертора, выход которого соединен с первым входом третьего ключа, второй вход которого соединен с вторым входом второго ключа и вторым выходом генератора образцовых частот, а выход - с входом вычитания реверсивного счетчика, вход сложения которого соединен с выходом второго ключа, а выходы - с первыми входами регистра памяти, второй вход которого соединен с выходом селектора фронтов и входом элемента задержки, а выходы - с входами цифроаналогового преобразователя, выход которого соединен с входом фильтра-интегра-§ тора, выход которого соединен через первый резистор с входной шиной, ко- Q торая через второй резистор соедине- . f на с общей шиной, при этом выход элемента задержки соединен с первым вхо-с дом четвертого элемента ИЛИ, второй вход которого соединен с выходом переполнения на сложение реверсивного счетчика, третий вход - с выходом переполнения на вычитание реверсивного счетчика, а выход - с входом сброса реверсивного счетчика.