SU407237A1

SU407237A1 - Цифровой регистратор однократных импульсных

Info

Publication number: SU407237A1
Application number: SU1669461A
Authority: SU
Original assignee: Авторы изобретени витель
Priority date: 1971-06-25
Filing date: 1971-06-25
Publication date: 1973-11-21

Description

i

Изобретение может быть использовано в измерительной технике дл регистрации однократных импульсных сигналов с быстромен ющейс начальной и медленномен ющейс оконечной фазой (частью) сигнала, при наличии Шумов на входе регистратора и в случае, когда момент начала сигнала заранее неизвестен.

Известны цифровые регистраторы однократных Импульсных сигналов, содержащие последовательно включенные датчик, скоростной блок амплитудного анализа, параллельные выходы которого через вентили и щифраторы подключены ко входам сдвиговых регистров, соединенных как и вентили с тактовым генератором .

Однако в известных регистраторах при хранении информации, накопленной при регистрации даже не очень продолжительных сигналов, необходим значительный объем пам ти.

С целью сокращени объема запоминаемой информации при регистрации сигналов с быстропротекающей начальной и медленномен ющейс оконечной фазой в предлагаемый регистратор введены блок отбора событий, блок управлени , блок анализа медленномен ющейс амплитуды сигнала с сумматором, второй щифратор и ферритовый запоминающий узел, причем к выходу датчика подключены блок анализа медленномен ющейс амплитуды, который соединен через второй щифратор с за2

пбминающим узлом, и блок отбора событий, выходы которого подключены к делителю частоты и двум вентил м, один из которых включен между тактовым генератором и формирователем тактовых серий, другой - между сумматором блока анализа медленномен ющейс амплитуды и блоком управлени , который сое динен с блоком отбора событий, вторым шифратором , делителем частоты, сдвиговыми регистрами и ферритовым запоминающим узлом, который дополнительно соединен с выходами сдвиговых регистров и счетчиком.

На чертеже дано предлагаемое устройство.

Выход датчика 1 соединен с входами схемы 2 выделени модул , скоростного блока 3 амплитудного анализа, блока 4 анализа медленномен ющейс амплитуды сигнала и блока 5 отбора событий. Выход схемы 2 через схему разветвлени 6 соедин етс со входами блоков 3 и 4. Выходы блока 3 через блоки 7 и 8 групп вентилей присоединены ко входам шифраторов 9 и 10, выходы которых, в свою очередь, подключены ко входам сдвиговых регистров И, 12 и 13. Управл ющие выходы вентилей блоков 7 и 8 соединены с выходами тактового генератора 14, который через вентиль 15 подключен к задающему генератору 16. Управл ющий выход вентил 15 соединен с одним из выходов блока 5.

Выходы тактового генератора 14 подключены к сдвиговым входам регистров 11-13 и 17-19. Выходы блока 4 соединены со входами шифратора 20, информационные выходы последнего подключены к кодовым шинам ферритового запоминающего узла 21, к которым, в свою очередь, также присоединены информационные выходы регистров 11--13 и 17-19. Выходы блока 4 через сборку 22 и вентиль 23 соединены со входом блока управлени 24, выходы с которого завсхд тс на входы блока 5, регистров 11-13, шифратора 20, ферритового запоминающего узла 21 и на счетчик 25.

Помимо этого один из входов блока управлени 24 соединен с одним из выходов счетчика 25.

Счетный вход счетчика 25 через схему 26 делени частоты соединен с задающим генератором 16. Управл ющие входы схемы 26 подключены к выходам счетчика 25 и блоку управлени 24.

В процессе регистрации сигнала резличаютс три режима работы: режим «ожидание, режим «регистраци и режим «перезапись накоплений информации во внещние устройства .

В режиме «ожидание работает первый (быстрый) узел регистрации, состо щий из блоков 3, 7-15 и 17-19. Сигнал с датчика I попадает на «знаковый вход блока 3, в котором анализируетс знак сигнала. Одновременно сигнал, проход через схему 2 и разветвитель 6, попадает на другие («сигнальные) входы блока 3. Высокий потенциал на какомлибо входе блока 3 открывает соответствующие вентили в блоках 7 и 8, в результате чего сигнал на соответствующем входе блока 3 превышает порог срабатывани данного порогового устройства.

Таким образом, в блоке 3 производитс амплитудна дискриминаци модул входного сигнала.

Импульсы от задающего генератора 16, проход через вентиль 15, который в этом режиме открыт «ВЫСОКИМ потенциалом, поступающим от блока 5 отбора событий, создают на выходе тактового генератора 14 две сдвинутые на полпериода друг относительно друга синхронизирующие серии импульсов. Первой серией импульсов опрашиваютс вентли блака 8, второй - блока 7.

Импульсы с выходов блоков 7 и 8 устанавливают коды на шифраторах 9 и 10, соответствующие номеру порогового устройства с наибольшим порогом, срабатывающего к данному моменту времени. Синхронно с импульсами первой тактовой серии код с блока 9 передаетс на сдвиговые регистры 11, 12 и 13; сдвиг кода на этих регистрах осуществл етс импульсами этой же серии. Код, установленный на шифраторе 10, подаетс на регистры 17, 18 и 19, а затем сдвигаетс в них синхронно с импульсами второй тактовой серии.

Работа регистратора в этом режиме дшитс до тех пор, пока блок 5 отбора событий не отключит вентиль 15. С этого момента прекращаетс опрос блоков 7 и 8 и сдвиг в регистрах 1, 12 и 13. Количество разр дов регистров, и частота тактовых серий выбираютс таким образом, что информаци о регистрируемом сигнале за врем срабатывани блока 5 отбора событий не тер етс .

В режиме «ожидание выходные импульсы блока 4 также подаютс на шифратор 20, однако информаци , заносима в этот шифратор не сохран етс , так как в этом режиме цепи опроса шифратора 20 блокированы вентилем 23. В момент переключени блока 5 измен етс режим работы регистратора. «Высоким

потенциалом с выхода блока 5 открываетс вентиль 23 и включаетс схема 26. С этого момента импульсы от задающего генератора 16, проход через схему 26 делени частоты, попадают на вход счетчика 25, который начинает

фиксировать врем протекани сигнала.

В этом режиме работы регистратора модуль исследуемого сигнала дискриминируетс пороговыми устройствами блока 4, выходные импульсы которых свидетельствуют о факте пересечени сигналом соответствующего порогового уровн и устанавливают на шифраторе 20 код, соответствующий номеру последнего, срабатывающего к данному моменту времени, порогового устройства.

Одновременно импульсы от блока 4 , проход через сборку 22 и вентиль 23, поступают в блок управлени 24, который синхронно с этими импульсами передает показани шифратора 20 и счетчика 25 в ферритовый запоминающий узел 21. Синхронно с импульсом переполнени счетчика 25, поступающим в блок управлени 24, работа в режиме «регистраци прекращаетс . Вслед за этим блок управлени 24 вырабатывает команду «перезапись, по которой включаютс внешние накопители; с помощью синхроимпульсов от этих накопителей блок управлени 24 управл ет перезаписью информации из запоминающего устройства 21 во

внешние накопители. По окончании перезаписи блок управлени 24 переводит регистратор заново в режим «ожидание.

Предмет изобретени

Цифровой регистратор однократных импульсных сигналов, содержащий последовательно включенные датчик, скоростной блок амплитудного анализа, параллельные выходы которого через вентили и шифраторы подключены ко входам сдвиговых регистров, соединенных , как и вентили, с формирователем тактовых серий, тактовый генератор, соединенный со счетчиком через делитель частоты, отличающийс тем, что, с целью сокращени

объема запоминаемой информации при регистрации сигналов с быстропротекающей начальной и медленномен ющейс оконечной фазой, введены блок отбора событий, блок управлени , блок анализа медленномен ющейс амплитуды сигнала с сумматором, второй шифратор и ферритовый запоминающий узел, причем к выходу датчика подключены блок анализа медленномен ющейс амплитуды, который соединен через второй шифратор с запоминающим узлом, и блок отбора событий, выходы которого подключены к делителю частоты и двум вентил м, один из которых включен между тактовым генератором и формирователем тактовых серий, другой - между сумматором блока анализа медленномен ющейс амплитуды и блоком управлени , который соединен с блоком отбора событий, вторым шифратором, делителем частоты, сдвиговыми регистрами и ферритовым запоминающим узлом , который дополнительно соединен с выходами сдвиговых регистров и счетчиком.

. ttMtttttt