с входами дешифратора, выходы которого соединены с третьими входами элементов И третьей группы, выходы которых вл ютс вьпсодами идентификации источников запроса устройства и соединены с входами установки в нулевое состо ние счетчиков приоритета группы и триггеров запроса груп пы, единичный выход второго триггера управлени соединен с вторым входом второго элемента И, нулевой вход второго триггера управлени соединен с выходом первого элемента ИЛИ,with the inputs of the decoder, the outputs of which are connected to the third inputs of elements AND of the third group, the outputs of which are indications of identifying the sources of the device request and connected to the inputs of setting the priority indicators of the group and the group request triggers to the zero state, the single output of the second control trigger is connected to the second the input of the second element AND, the zero input of the second control trigger is connected to the output of the first element OR,
Изобретение относитс к вычислительной технике и может быть использовано в системах обмена данными. Известно устройство дл управлени обслуживанием запросов в пор дке пос туплени , содержащее два кольцевых счетчика на триггерах, элемент И, группы схем 2И-ИЛИ, элемент задержки инвертор С1. Недостаток устройства -ограниченные функциональные возможности, обусловленные строго определенной по ледовательностью выбора запросов. Наиболее близким по технической сущности и достигаемому результату к изобретению вл етс устройство дл обслуживани запросов, содержаще регистр за вок, первую и вторую груп пы элементов И, группу регистров при оритета, группу схем сравнени , дели тель частоты, генератор тактовых импульсов , триггер управлени , счетчик элемент И с инверсными входами, два элемента ИЛИ, причем генератор импульсов соединен с первым входом элемента И, первый инверсный вход которого соединен с инверсным выходом триггера управлени , второй инверсиый вход - с выходом первого элемента ИЛИ и с входом сброса триггера управлени , пр мой вход которог подключен к выходу второго элемента ИЛИ, входа которого вл ютс управл ющими входами устройства, выходы регистра за вок соединены с первыми входами элементов И первой группы, выходы которых подключены к входам установки в ноль соответствующих регистров приоритета, входы регистра за вок вл ютс информационными входами устройства, выходы группы схем сравнени подключены к вторым входам элементов И первой группы, выходы которых подключены к входам йервого элемента ИЛИ и к соответствующим входам сброса регистра за вок, выходы которого соединены с первыми входами элементов И второй группы, вторые входы которых подключены к выходу делител частоты, а выходы - к счетным входам соответствующих регистров приоритета, установочные входы которых вл ютс входньми кодовыми шинами устройства, а выходы регистров приоритета соединены с первыми входами схем сравнени группы, вторые входы которых соединены с выходом счетчика , счетный вход которого подключен к вьгходу элемента И, установочный вход счетчика подключен к выходу второго элемента ИЛИ, а вычитающий входк выходу первого элемента ИЛИ, выход генератора тактовых импульсов подключен к входу делител частоты, выходы элементов И первой группы вл ютс выходными шинами устройства 2. Недостаток устройства - низка достоверность его работы, обусловленна возможностью формировани в двух и более регистрах приоритета одинаковых кодов приоритета из-за случайного характера потока запросов. Цель изобретени - повышение достоверности работы устройства. Поставленна цель достигаетс тем, что в устройство дл обслуживани запросов, содержащее группу триггеров запроса, первую и вторую группы элементов И, группу счетчиков приоритета, группу схем сравнени , первый триггер управлени , первый счетчик, первый элемент И, два элемента ИЛИ, генератор тактовых импульсов , делитель частоты, подключенный выходом к первым входам элементов И первой группы, выходы которых подключены к счетным входам соответствующих счетчиков приоритета группы, установочные входы которых соединены с соответствующими информационными входами устройства, а выходы счетчиков приоритета группы - с первыми входами соответствуюхих схем сравнени группы, вторые входы которых соединены с выходом первого счетчика счетный вход которого подключен к выходу первого элемента И, выходы схем сравнени группы соединены с первыми входами элементов И второй группы, выходы элементов И второй группы соединены с входами первого элемента ИЛИ, выход которого соедине с выходом сброса первого счетчика и с нулевым входом первого триггера управлени , входы запросов устройств соединены с единичнымивходами триггеров запроса группы, выход генератора тактовых импульсов соединен с первым входом первого элемента И, единичные выходы триггеров запроса группы соединены с вторыми входами элементов И первой и второй групп, введены второй триггер управлени , второй счетчик, второй элемент И, третий элемент ИЛИ, группа триггеров состо ни , треть группа элементов И дешифратор и элемент задержки, выход триггеров запроса группы соединены с входами второго элемента ИЛИ, выход которого вл етс сигнальным выходом устройства, выходы элементов И второй группы соеданены с единичными входами триггеров состо ни группы, единичные выходы которых подключены к первым входам элементов И третьей группы , выходы которых подключены к входам третьего элемента ИЖ, выход которого соединен с единичным входом второго триггера управлени и через элемент задержки - с входами сброса триггеров состо ни группы, единичны вход первого триггера управлени под ключен к входу запуска устройства, единичный выход первого триггера управлени подключен к третьим входа элементов И второй группы и к втором входу первого элемента И, выход гене ратора тактовых импульсов соединен с вторыми входами элементов И третье группы и с первым входом второго эле мента И, выход которого подключен к счетному входу второго счетчика, вы ходы которого соединены с входами дешифратора, выходы которого соеди:нены с третьими входами элементов И третьей группы, выходы которых вл ютс выходами идентификации источников запроса устройства и соединены с входами установки в нулевое состо ние счетчиков приоритета группы и триггеров запроса группы, единичный выход второго триггера управлени соединен с вторым входом второго элемента И, нулевой вход второго триггера управлени соединен с выходом первого элемента ИЛИ. На чертеже представлена структурна схема устройства. Устройство содержит группу триггеров I запроса, первую группу элементов И 2, группу счетчиков приоритета 3, группу схем сравнени 4, вторую группу элементов И 5, группу триггеров 6 состо ни , третью группу элементов И 7, элементы ИЛИ 8-10, делитель частоты 11, генератор 12 тактовых импульсов, элемент И 13. счетчик 14, элемент И 15, счетчик 16, дешифратор 17, триггеры 18 и 19 управлени , элемент 20 задержки, группы информационных входов 21, вход запуска 22 устройства, сигнальный выход 23 устройства, выходы идентификатиш источников запросов 24 устройства, входы запроса 25. Устройство работает следующим образом. В исходном состо нии триггеры 1, 6, 18, 19 наход тс в нулевом состо нии , в счетчиках приоритетов 3 от устройства обслуживани через входы 21 запиЬаны коды приоритетов, причем наибольшему приоритету соответствует наибольший двоичный код, вычитающий счетчик 14 находитс в единичном состо нии. Запросы от источников в виде импульсов в случайные моменты времени поступают на входы запроса 25, в результате чего соответствующие триггеры 1 перевод тс в единичные состо ни , подготавлива к срабатыванию элементы И 2, а на сигнальном выходе 23 устройства формируетс управл ющий сигнал Требование обслуживани . Через открывшиес элементы И 2 на суммирую1цие входы счетчиков-регистров приоритета 3 поступают импульсы от делител 11, отображающие врем нахождени запроса в очереди на обслуживание . При этом код приоритета в соответствующем счетчике 3 возрастает , т.е. устройство обслуживани 5 запросов производит обслуживание с .учетом его приоритета и времени нахождени запроса в очереди. Обслуживающее устройство в ответ на управл ющий сигнал Требование обслуживани , при условии его неза н тости по обслуживанию предыдущих запросов, вьщает импульсньй сигнал Начало обслуживани на управл ющи вход 22 устройства, перевод тригге 18 в единичное состо ние, при этом открываетс элемент И 13, и тактовы импульсы от генера ора 12 начинают поступать на счетчик 14, на выходе которого формируетс убывающа последовательность чисел в двоичном коде. Коды чисел поступают на вторы группы входов схем сравнени , на первые группы входов которых поступают коды чисел с выходов счетчиков приоритетов 3. При совпадении кодов чисел на выходах схем сравнени 4 подаютс единичные сигналы, которые анализируютс элементами И 5. на выходе которых единичные сигналы по вл ютс при нахождении триггеров в единичном состо нии. Эти сигналы перевод т в единичное состо ние три геры 6 и через элемент ИЛИ 9 - в нулевое состо ние триггер 18 и в единичное состо ние счетчик 14 и триггер 19. Триггер 18 закрывает элемент И 13, прекраща поиск источ ников запроса с наибольшим приорите том, и элементы И 5 второй группы, предотвраща по вление помех при поступлении запросных сигналов по входам 25 во врем процесса идентификации источника запроса. Триггер открывает элемент И 15 и обеспечивает прохождение тактовых импульсов от генератора 12 на вход счетчика 1 который вместе с дешифратором 17 выполн ет функции распределител , опрашива состо ние триггеров 6, 4 начина с произвольного исходного состо ни счетчика 16. Если при этом в двух или более триггерах 6 будут зафиксированы состо ни наибольших кодов источников, наход щихс в очереди на обслуживание, то на обслуживание будет равноверо тно выбран только один из них. Выходной сигнал, формируемый на одном из выходов идентификации источника запроса 24, поступает в обслуживающее устройство, которое начинает обмен информацией с выбранным источником запроса. Сигнал с выхода 24 устанавливает в нулевое состо ние соответствующие триггер 1 запроса и счетчик приоритета 3 и через элемент ИЛИ 10 - триггер 19, который прекращает процесс щeнтификaции, не допуска формировани на других выходах идентификации источников запроса управл ющих сигналов . Управл ющий сигнал с выхода элемента ИЛИ 10 через элемент 20 задержки переводит в нулевое состо ние триггеры 6 состо ни . Длительность задержки выбирают исход из требовани получени на выходе стандартного сигнала, определ емого параметрами генератора тактовых импульсов. Если длительность выходного сигнала, равна суммарному времени переключени элементов 6, 7 10, удовлетвор ет заданным требовани м при проектировании , то элемент 20 задержки можно не ставить. После окончани процесса обслуживани обслуживающее устройство производит запись кода приоритета источника в соответствую111ий регистр приоритета . При наличии на выходе 23 сигнала Требование обслуживани цикл работы устройства повтор етс . Изобретение позвол ет повысить достоверность работы устройства.The invention relates to computing and can be used in data exchange systems. A device for managing service requests, in order of arrival, contains two ring counters on triggers, an AND element, a group of 2I-OR circuits, a delay element C1 inverter. The disadvantage of the device is limited functionality due to the strictly defined choice of queries. The closest in technical essence and the achieved result to the invention is a device for servicing requests, containing a register of orders, first and second groups of elements AND, a priority register, a group of comparison circuits, a frequency divider, a clock pulse generator, a control trigger, counter element AND with inverse inputs, two OR elements, with the pulse generator connected to the first input of element AND, the first inverse input of which is connected to the inverse output of the control trigger, the second inversion input - the output of the first OR element and with the reset input of the control trigger, the direct input of which is connected to the output of the second OR element, whose inputs are the device control inputs, the register behind the outputs are connected to the first inputs of the AND group of the first group, the outputs of which are connected to the installation inputs to zero the corresponding priority registers, the inputs of the register of the wok are the information inputs of the device, the outputs of the group of comparison circuits are connected to the second inputs of the AND elements of the first group whose outputs are connected to the input the first element OR and to the corresponding inputs of the register reset, the outputs of which are connected to the first inputs of elements AND of the second group, the second inputs of which are connected to the output of the frequency divider, and the outputs to the counting inputs of the corresponding priority registers, the installation inputs of which are input code bus devices, and the outputs of the priority registers are connected to the first inputs of the comparison circuits of the group, the second inputs of which are connected to the output of the counter, the counting input of which is connected to the input of the element I, set The counter input is connected to the output of the second element OR, and the subtracting input to the output of the first element OR, the output of the clock pulse generator is connected to the input of the frequency divider, the outputs of the elements And the first group are the output buses of the device 2. The device has a low reliability of its operation generating in two or more priority registers the same priority codes due to the random nature of the request flow. The purpose of the invention is to increase the reliability of the device. The goal is achieved in that the device for servicing requests contains a group of request triggers, the first and second groups of elements AND, the group of priority counters, the group of comparison circuits, the first control trigger, the first counter, the first element AND, two elements OR, a clock generator , a frequency divider connected by an output to the first inputs of elements AND of the first group, the outputs of which are connected to the counting inputs of the corresponding priority priority groups, the setting inputs of which are connected to the corresponding information inputs of the device, and the outputs of the group priority counters with the first inputs of the corresponding comparison circuits of the group, the second inputs of which are connected to the output of the first counter whose counting input is connected to the output of the first element And, the outputs of the comparison circuits of the group connected to the first inputs of the elements And the second group, outputs elements of the second group are connected to the inputs of the first OR element, whose output is connected to the reset output of the first counter and to the zero input of the first control trigger, the inputs of the device requests connected to the single inputs of the group request triggers, the output of the clock pulse generator is connected to the first input of the first element And, the single outputs of the group request triggers connected to the second inputs of the elements of the first and second groups, the second control trigger, the second counter, the second element And, the third element OR are entered , a group of state triggers, a third group of AND elements, a decoder and a delay element, an output of group request triggers are connected to the inputs of the second OR element, the output of which is a signal output device TWA, the outputs of elements AND of the second group are connected to the single inputs of the group state trigger, the single outputs of which are connected to the first inputs of the elements AND of the third group, the outputs of which are connected to the inputs of the third IL, the output of which is connected to the single input of the second control trigger and through the delay element - with reset inputs of group state triggers, single input of the first control trigger is connected to the device start input, single output of the first control trigger is connected to the third element inputs Both the second group and the second input of the first element I, the output of the clock pulse generator are connected to the second inputs of elements I of the third group and to the first input of the second element I, the output of which is connected to the counting input of the second counter, whose outputs are connected to the inputs of the decoder, the outputs of which are connected to the third inputs of the elements AND of the third group, the outputs of which are the outputs of identifying the sources of the device request and are connected to the inputs of the installation in the zero state of the group priority counters and trigger triggers ca group, a single output of the second flip-flop is connected to the control input of the second second AND gate, the zero input of the second flip-flop is connected to the control output of the first OR gate. The drawing shows a block diagram of the device. The device contains a group of triggers I request, the first group of elements AND 2, a group of priority counters 3, a group of comparison circuits 4, the second group of elements AND 5, a group of trigger conditions 6, the third group of elements AND 7, elements OR 8-10, frequency divider 11 , clock generator 12, AND 13 element. counter 14, And 15 element, counter 16, decoder 17, control triggers 18 and 19, delay element 20, groups of information inputs 21, device start input 22, signal output 23 devices, identifier outputs query sources 24 devices, inputs for millet 25. The device works as follows. In the initial state, the triggers 1, 6, 18, 19 are in the zero state, priority meters 3 from the service device record inputs priority codes 21, the highest binary code corresponding to the highest priority, the subtracting counter 14 being in the single state. Requests from sources in the form of pulses at random times arrive at the inputs of request 25, as a result of which the corresponding triggers 1 are transferred to one state, preparing And 2 elements for triggering, and a control signal is generated at the signal output 23 of the device. Through the opened elements AND 2, the summation of the inputs of the counters-registers of priority 3 receives impulses from the divider 11, which reflect the time the request was in the service queue. In this case, the priority code in the corresponding counter 3 increases, i.e. The service device 5 requests produce service taking into account its priority and the time the request is in the queue. The servicing device, in response to the control signal, the Service Requirement, provided it does not need to service the previous requests, impulses the start signal of the service to the control input 22 of the device, triggers 18 to one, and opens the element And 13, and clock pulses from generation 12 begin to arrive at counter 14, at the output of which a decreasing sequence of numbers in binary code is formed. The number codes go to the second group of the input circuits of the comparison circuits, the first groups of inputs of which receive the number codes from the outputs of the priority counters 3. When the number codes match, the outputs of the comparison circuits 4 are given single signals, which are analyzed by AND 5 elements. when triggers are in a single state. These signals translate into a single state three heres 6 and, through the element OR 9, into the zero state trigger 18 and into the single state counter 14 and trigger 19. The trigger 18 closes the AND element 13, stopping the search for sources of inquiry with the highest priority And elements 5 of the second group, preventing interference with the receipt of interrogation signals on inputs 25 during the process of identifying the source of the request. The trigger opens element 15 and provides the passage of clock pulses from generator 12 to the input of counter 1, which, together with decoder 17, performs the functions of a distributor, interrogating the state of triggers 6, 4, starting from an arbitrary initial state of counter 16. If the triggers 6 will register the states of the largest source codes in the service queue, then only one of them will be selected for servicing. The output signal generated at one of the outputs of the identification of the source of the request 24, enters the serving device, which begins the exchange of information with the selected source of the request. The signal from output 24 sets to zero the corresponding trigger 1 of request and the priority 3 counter and, through element OR 10, trigger 19, which terminates the scanning process, preventing the formation of the request for control signal sources at other outputs. The control signal from the output of the element OR 10 through the delay element 20 brings the state triggers 6 to the zero state. The delay duration is chosen on the basis of the requirement to obtain at the output a standard signal determined by the parameters of the clock generator. If the duration of the output signal is equal to the total switching time of the elements 6, 7 10, satisfies the specified requirements in the design, then the delay element 20 can be omitted. After the end of the service process, the service device records the source priority code in the corresponding priority register. If there is a signal at output 23, the Service Requirement cycle of the device is repeated. The invention allows to increase the reliability of the device.