Изобретение относитс к вычислительной технике, в частности к устройствам приоритетного обслуживани запросов. Известно устройство приоритета, содержащее регистр за вок, регистры прирритета, счетчики, триггеры, элементы И, ИЛИ, генератор импульсов С Недостаток устройства - низкое быстродействие, обусловленное последовательным характером анализа приоритетов . Наиболее близким по технической сущности и достигаемому результату к изобретению вл етс устройство прио ритета, содержащее регистр за вок, группу регистров приоритета, группу элементов И, группу схем сравнени , элемент И, два элемента ИЛИ, генератор импульсов, счетчик и триггер, причем группа информационных входов регистра за вок вл етс группой информационных входов устройства, груп пы информационных входов регистров приоритета группы вл ютс группами кодовых входов устройства, группы выходов регистров приоритета соедине ны с группами первых входов схем сравнени , выходы которых подключены к первым входам элементов И группы , вторыми входами соединенных с соответствующими выходами разр дов регистра за вок, выходами - с информационными выходами устройства и вхо дами первого элемента ИЛИ, выход которого подключен к первому входу эле мента И, нулевому входу триггера, . нулевым выходом соединенного с вторы входом элемента И, третий вход которого подключен к выходу генератора тактовых импульсов, а выход - к счет ному входу снетчика, группой выходов объединенного с группами вторых входов схем сравнени , входом установки в нулевое состо ние подключенного к единичному входу триггера и выходу второго элемента ИЛИ, первый вход которого вл етс входом запуска, а второй вход - ответным входом устройства 2. Недостаток устройства - низкое быстродействие, обусловленное последовательным характером анализа приоритетов . Цель изобретени - повышение быст родействи устройства. Поставленна цель достигаетс тем, что в устройство приоритета, содержащее группу триггеров запроса. группу регистров приоритета, группу схем сравнени , группу элементов И, генератор тактовых импульсов, счетчик , триггер управлени , два элеменTa ИЛИ, элемент И, причем входы регистров приоритета группы вл ютс информационными входами устройства, выходы регистров приоритета группы соединены с первыми входами схем сравнени группы, выходы которых подключены к первым входам элементов И группы, вторые входы которых соединены с единичными выходами триггеров запроса группы, выходы элементов И группы вл ютс выходами идентификации источников запроса устройства и соединены с входами первого элемента ИЛИ, первый вход элемента И подключен к выходу генератора тактовых импульсов, выход элемента И подключен к счетному входу счетчика, выход которого соединен со вторыми входами схем сравнени группы, выход первого элемента ИЛИ соединен с нулевым входом триггера управлени , единичные входы триггеров запроса группы соединены с входами запроса устройства , выход второго элемента ИЛИ соединен с входом сброса счетчика, вход запуска и входы запроса устройства соединены с входами второго элемен-та ИЛИ, введены элемент запрета и элемент задержки, причем выход второго элемента ИЛИ через элемент задержки соединен с единичным входом триггера управлени , единичный выход которого соединен с вторым входом . элемента И, пр мой и инверсный входы элемента запрета соединены соответственно с выходами первого и второго элементов ИЛИ, выход элемента запрета вл етс сигнальным выходом устройства , входы сброса устройства соединены с нулевыми входами триггеров запроса группы. На чертеже представлена структурна схема устройства. Устройство содержит группу триггеров 1 запроса, группу регистров приоритета 2, группу схем сравнени 3, группу элементов И 4, первый и второй элементы ИЖ 5, 6, элемент 7 запрета , генератор 8 тактовых импульсов , элемент И 9, счетчик 10, триггер II управлени , элемент 12 задерж ки, входы 13 запроса устройства, вхо ды 14 сброса устройства, информацион ные входы 15, вход 16 запуска, сигнальный выход 17 устройства, выходы 18 идентификации источников запроса . Устройство работает следующим об разом, В исходном состо нии триггеры 1, 11 и сметчик 10 наход тс в нулевом состо нии, а в регистрах 2 записаны коды приоритета, причем источнику запроса наивысшего приоритета соот|ветствует наименьший двоичный код. Запросы от источников в случайные моменты времени в виде импульсов поступают на входы 13 устройства и перевод т соответствующие триггеры 1 Б единичное состо ние, подготавлива к срабатыванию элементы И 4 группы. Импульсный сигнал с выхода элемента ИЛИ 6 переводит счетчик 10 в нулевое состо ние и через элемент 12 задержки в единичное состо ние триггер 11, который открывает элемент И и тактовые импульсы от генератора 8 начинают поступать на счетный вход счетчика 10, на выходе которого начинает формироватьс возрастающа последовательность кодов двоичных чисел, которые подаютс на группы вторых входов схем сравнени 3, на группы первых входов которых подаютс коды приоритетов с выходов регист ров 2. При совпадении кодов на выходе схем сравнени 3 формируютс единичные сигналы, которые могут по вит с на выходе элемента И 4 только при условии нахождени соответствующего триггера в единичном состо нии. Единичный сигнал с выхода элемента И 4 поступает на выход 18, идентифициру источник запроса максимального приоритета , через элемент ИЛИ 5 приводит триггер II управлени в нулевое состо ние , прекраща процесс поиска источника запроса максимального прио ритета, и через элемент 7 запрета по ступает на выход 17 устройства в виде сигнала Требование обслуживани При поступлении очередного запроса в виде импульса по любому из входов 13 запроса переводитс в единич ное состо ние соответствующий триггер 1, на выходе элемента ИЛИ 6 формируетс управл ющий сигнал, который запрещает формирование сигнала Требование обслуживани , переводит счетчик 10 в нулевое состо ние, а , триггер 11 управлени - в единичное , начина процесс поиска источника запроса, имеющего максимальный приоритет. После окончани процесса поиска на одном из выходов 18 по вл етс единичный потенциал, а на выходе 17 формируетс сигнал Требование обслуживани . Таким образом, устройство приоритета по мере поступлени запросов осуществл ет процесс идентификации источников с максимальным приоритетом и формирует соответствующие управл ющие сигналы. Устройство обслуживани , при условии его незан тости и наличи сигнала Требование обслуживани , начинает процесс обмена информацией с выбранным источником запроса, который в этом случае посьшает импульсный сигнал по входу 14 сброса на нулевой вход соответствующего триггера 1у перевод его в нулевое состо ние . Одновременно устройство обслуживани формирует импульсный йигнал на входе 16 устройства, по которому начинаетс процесс идентификации очередного источника запроса, имекщего максимальный приоритет. Дл исключени формировани ложных сигналов на выходе 17 устройства длительность импульсных сигналов запроса и на входе 16 должна быть больше суммарного времени переключени элементов 10, 3, 4 и 5. Применение изобретени позвол ет повысить быстродействие устройства .The invention relates to computing, in particular, to devices for priority service of requests. A prioritization device is known, which contains a register of a claim, a priority register, counters, triggers, AND, OR elements, a pulse generator. C A device drawback is a low response rate due to the sequential nature of the priority analysis. The closest in technical essence and the achieved result to the invention is a priority device containing a register of orders, a group of priority registers, a group of AND elements, a group of comparison circuits, an AND element, two OR elements, a pulse generator, a counter and a trigger, and a group of information checkbox inputs are a group of information inputs of a device, groups of information inputs of priority group registers are groups of device code inputs, groups of priority register outputs are connected to the first inputs of the comparison circuits, the outputs of which are connected to the first inputs of the AND elements of the group, the second inputs of the register bits connected to the corresponding outputs, the outputs to the information outputs of the device and the inputs of the first OR element, whose output is connected to the first input of the AND element zero trigger input,. the zero output of the element I connected to the input, the third input of which is connected to the output of the clock pulse generator, and the output to the counting input of the snetchik, a group of outputs combined with the groups of the second inputs of the comparison circuits, the setting input of the trigger connected to the single input and the output of the second OR element, the first input of which is the start input, and the second input the response input of device 2. The device’s drawback is the low response rate due to the sequential nature of the prior analysis of the members. The purpose of the invention is to increase the speed of the device. The goal is achieved by having a priority device containing a group of request triggers. priority register group, comparison circuit group, AND group, clock pulse generator, counter, control trigger, two OR elements, AND element, the inputs of the group priority registers are device information inputs, the outputs of the group priority registers are connected to the first inputs of the group comparison circuits The outputs of which are connected to the first inputs of the AND elements of the group, the second inputs of which are connected to the single outputs of the group request triggers, the outputs of the AND elements of the group are the source identification outputs device request and connected to the inputs of the first element OR, the first input of the element AND is connected to the output of the clock, the output of the element AND is connected to the counting input of the counter, the output of which is connected to the second inputs of the group comparison circuits, the output of the first element OR is connected to the zero input of the trigger control, the unit inputs of the group request triggers are connected to the device request inputs, the output of the second OR element is connected to the counter reset input, the start input and the device request inputs are connected to the inputs the second element OR, a prohibition element and a delay element are introduced, and the output of the second OR element is connected via a delay element to a single control trigger input, a single output of which is connected to the second input. The AND element, the direct and inverse inputs of the prohibition element are connected respectively to the outputs of the first and second OR elements, the output of the prohibition element is the signal output of the device, the device reset inputs are connected to the zero inputs of the group request triggers. The drawing shows a block diagram of the device. The device contains a group of triggers 1 request, a group of priority registers 2, a group of comparison circuits 3, a group of elements And 4, the first and second elements IL 5, 6, element 7 prohibition, generator 8 clock pulses, element 9, counter 10, trigger II control , delay element 12, device request inputs 13, device reset inputs 14, information inputs 15, start input 16, device signal output 17, request sources identification outputs 18. The device operates as follows. In the initial state, the triggers 1, 11 and the estimator 10 are in the zero state, and in registers 2 the priority codes are written, with the smallest binary code corresponding to the source of the highest priority request. Requests from sources at random times in the form of pulses arrive at the inputs 13 of the device and translate the corresponding triggers 1B to a single state, preparing elements AND 4 groups to trigger. The pulse signal from the output of the element OR 6 transfers the counter 10 to the zero state and through the delay element 12 to the single state trigger 11, which opens the element AND and the clock pulses from the generator 8 begin to flow to the counting input of the counter 10, the output of which begins to form an increasing A sequence of codes of binary numbers that are fed to groups of second inputs of comparison circuits 3, groups of first inputs of which are supplied with priority codes from outputs of registers 2. If the codes at the output of comparison circuits match, 3 forms ruyuts unit signals that may vit with the output member 4 and only when finding a corresponding latch in the unit state. A single signal from the output of the AND 4 element arrives at output 18, identifies the source of the request for maximum priority, triggers control II to zero state through the element OR 5, terminating the search for the source of the request for maximum priority, and denies output 7 through the prohibition element 7 devices in the form of a signal Service Requirement When a next request is received in the form of a pulse, the corresponding trigger 1 is transferred to one of the inputs 13 of the request, and the output is generated at the output of the OR 6 element. is signal which prohibits the formation of a signal requirement for a service needs to counter 10 to the zero state and, a control trigger 11 - into a single starting the search process request source having the highest priority. After the search process is completed, a single potential appears at one of the outputs 18, and the Service Request signal is generated at the output 17. Thus, the priority device, as requests are received, performs the process of identifying sources with the maximum priority and generates the corresponding control signals. The service device, on the condition of its idleness and the presence of a signal, the Service Requirement, begins the process of exchanging information with the selected request source, which in this case sends a pulse signal at the reset input 14 to the zero input of the corresponding trigger 1, bringing it to the zero state. At the same time, the service device generates a pulse signal at the input 16 of the device, which begins the process of identifying the next source of the request, which has the highest priority. To eliminate the formation of spurious signals at the output 17 of the device, the duration of the interrogation signals and the input 16 must be greater than the total switching time of elements 10, 3, 4 and 5. Applying the invention improves the speed of the device.