SU1107117A1 - Translator from ternary-coded decimal code to eight-segment indicator code - Google Patents
Translator from ternary-coded decimal code to eight-segment indicator code Download PDFInfo
- Publication number
- SU1107117A1 SU1107117A1 SU833577990A SU3577990A SU1107117A1 SU 1107117 A1 SU1107117 A1 SU 1107117A1 SU 833577990 A SU833577990 A SU 833577990A SU 3577990 A SU3577990 A SU 3577990A SU 1107117 A1 SU1107117 A1 SU 1107117A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- ternary
- subtraction
- elements
- converter
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
ПРЕОБРАЗОВАТЕЛЬ ТРОИЧНО-ДЕСЯТИЧНОГО КОДА В КОД ВОСЬМИСЕГМЕНТНОГО ИНДИКАТОРА, содержащий п тнадцать троичных элементов, причем вход первого разр да преобразовател соединен с входами сложени первого и второго троичных элементов, вход второго разр да преобразовател соединен с входом вычитани второго и входом сложени третьего троичных элементов , вход третьего разр да преобразовател соединен с первым входом вычитани четвертого троичного эле- . мента, -выходы первого, четвертого и второго троичных элементов соединены соответственно с входами сложени п того и шестого и первым входом вычитани седьмого троичных элементов, выходы которьгк соединены с первыми входами сложени восьмого, д ёв того и дес того троичных элементов, выход седьмого троичного элемента соединен с вторым входом сложени дес того троичного элемента, отличающийс тем, что, с целью упрощени преобразовател , в нем вход первого разр да преобразовател соединен с входом вычитани третьего и первым входом вычитани шестого троичных элементов, вход второго разр да преобразовател соединен с входом вычитани первого и вторым входом вычитани четвертого троичных элементов , выход четвертого троичного элемента соединен с первым входом вычитани одиннадцатого и входом сложени двенадцатого троичных элементов, тактовый вход преобразовател соединен с вторым входом сложени восьмоW го, первым входом сложени одиннадцатого и входами сложени тринадцатого и четырнадцатого троичных элементов , выход первого троичного эетемента соединен с вторым входом вычи . тани седьмого, первым входом вычитани двенадцатого и первым входом,, сложени п тнадцатого троичных эле ментов, выход второго троичного элемента соединен с вторым входом вьгаитани шестого, первым входом сложе- 4 ни седьмого, первым входом вычитани восьмого и входом вычитани тринадцатого троичных элементов, выход третьего Троичного элемента соединен с входом вычитани п того,вторым входом сложени седьмого, вторыми входами вычитани восьмого, двенадцатого и первым входом вычитани четырнадцатого троичных элементов, выход п того троичного элемента соединен с вторыми входами сложени и вычитани одиннадцатого и вторым входом сложени п тнадцатого троичных элементов.CONVERTER ternary-coded decimal In CODE VOSMISEGMENTNOGO INDICATOR containing fifteen ternary elements, the first bit input and the converter is connected to inputs of combining said first and second ternary elements, the input of the second discharge transducer is coupled to the input of subtracting the second and the input of combining the third ternary elements entrance the third bit of the converter is connected to the first subtraction input of the fourth ternary elec. The first, fourth and second ternary elements are connected to the summing inputs of the fifth and sixth and the first subtraction input of the seventh threefold elements, the outputs of which are connected to the first inputs of the eighth, third and tenth elements, the output of the seventh threefold element connected to the second input of the addition of the tenth ternary element, characterized in that, in order to simplify the converter, the input of the first bit of the converter in it is connected to the subtraction input of the third and the first input subtracting the sixth ternary elements, the second bit input of the converter is connected to the subtracting input of the first and second subtracting input of the fourth ternary elements, the output of the fourth ternary element is connected to the first input of the eleventh eleventh and adding input of the twelfth ternary elements, the clock input of the converter is connected to the second adding input of the eighth W , the first input of the eleventh addition and the inputs of the addition of the thirteenth and fourteenth ternary elements, the output of the first ternary element of the connection a second input Comput. the seventh, the first input of the subtraction of the twelfth and the first input of the fifteenth ternary element, the output of the second ternary element is connected to the second input of the sixth, the first input of the fourth and seventh, the first subtraction input of the eighth and the subtraction input of the thirteenth ternary element, output The third Ternary element is connected to the input of the subtraction of the fifth, the second input of the addition of the seventh, the second inputs of the subtraction of the eighth, the twelfth and the first input of the subtraction of the fourteenth ternary elements, the output of of the ternary element is connected to the second inputs of the subtractor and adder and the second input of the eleventh adding fifteen ternary elements.
Description
выход шестого троичного элемента соединен с вторым входом сложени дев того и входом вычитани дес того троичных элементов, выход седьмого тро|ичного элементе соединен с вторымthe output of the sixth ternary element is connected to the second input of the addition of the ninth and the subtraction input of the tenth of the ternary elements, the output of the seventh ternary element is connected to the second
входом вычитани четьфнадцатого. троичного элемента, выходы троичных элементов с восьмого по п тнадца ый вл ютс соответственно выходами преобразовател .the input of the subtraction of the fourteenth. ternary element, the outputs of the ternary elements from the eighth to the fifth are respectively the outputs of the converter.
Изобретение относитс к автоматике и вычислительной технике, может быть использовано при проектировании выходных преобразов ателей дл индикации.The invention relates to automation and computing, can be used in the design of output converters for display.
Известен преобразователь двоичнопес тнчного кода в код восьмисегментного индикатора, содержащий троичные логические элементы с соответствующими св з ми С ОНедостатками данного преобразовател вл ютс сложна реализаци и низка надежность, так как он содержит тридцать семь троичных логичес- . ких элементов.The known converter of binary code into the code of the eight-segment indicator, which contains ternary logic elements with corresponding connections C ON. The disadvantages of this converter are complex implementation and low reliability, since it contains thirty seven ternary logical ones. elements.
Наиболее близким к предлагаемому по технической сущности и схемному построению вл етс преобразователь цвоично-Дёс тичного кода в код восьмисегментного индикатора, содержащий троичные логические элементы с соответствующими св з ми 2 3.Closest to the proposed technical essence and circuit construction is the converter of a dual-partial code into the code of an eight-segment indicator, containing ternary logic elements with corresponding connections 2 3.
Недостаток известного преобразовател состоит в его относительно большой сложности, св занной с наличием двадцати троичных элементов.A disadvantage of the known converter is its relatively great complexity associated with the presence of twenty ternary elements.
Целью изобретени вл етс упрощение преобразовател .The aim of the invention is to simplify the converter.
Поставленна цель достигаетс тем, что в преобразователе троичнодес тичного кода в код восьмксегментного индикатора, содержащем п тнадцать троичных элементов, причем вход первого разр да преобразовател соединен с входами сложени первого и второго троичньас элементов, вход второго разр да преобразовател соединен с входом вычитани второго и входом /сложени третьего троичных элементов, вход третьего разр да преобразовател соединен с первым входом вычитани четвертого троичного элемента, выходы первого, четвертого и второго третичных элементов соединены соответстч венно с входами сложени п того иThe goal is achieved by the fact that in the converter of a three-fold code into the code of the eight-segment indicator containing fifteen three-fold elements, the input of the first bit of the converter is connected to the inputs of the first and second three elements, the input of the second bit of the second converter is connected to the input of the subtraction of the second and the input / addition of the third ternary elements, the input of the third bit of the converter is connected to the first input of the subtraction of the fourth ternary element, the outputs of the first, fourth and second retichnyh sootvetstch venno elements connected to the inputs of said fifth adder and
шестого и первым входом вычитани седьмого троичных элементов, выходы которых соединены с первыми входами сложени восьмого, дев того и дес то1 го троичных элементов, выход седьмого троичного элемента соединен с вто ,рым входом сложени дес того троичного элемента, вход первого разр да преобразовател соединен с входомthe sixth and the first subtraction input of the seventh ternary elements, the outputs of which are connected to the first addition inputs of the eighth, ninth and tenth ternary elements, the output of the seventh ternary element is connected to the second input of the addition of the tenth ternary element, the input of the first digit of the converter is connected by the entrance
вычитани третьего и первьм входом вычитани шестого троичных элементов, вход второго разр да преобразовател соединен с входом вычитани первого и вторым входом вычитани четвертогоsubtracting the third and the first inputs of the subtraction of the sixth ternary elements, the input of the second bit of the converter is connected to the input of the subtraction of the first and the second input of the subtraction of the fourth
5 троичных элементов, выход четвертого троичного элемента соединен с первым входом вычитани одиннадцатого и входом сложени двенадцатого троичных элементов, тактовый вход преоб0 разовател соединен с вторым входом сложени восьмого, первым входом сло .жени одиннадцатого и входами сложени тринадцатого и четырнадцатого троичных элементов, выход первого5 ternary elements, the output of the fourth ternary element is connected to the first input of the subtraction of the eleventh and the input of the twelfth ternary elements, the clock input of the inverter is connected to the second input of the eighth, the first input of the eleventh and the fourteenth entrances, the output of the first
5 троичного элемента соединен с вторым входом вычитани седьмого, первым входом вычитани двенадцатого и первым входом сложени п тнадцатого троичньк элементов, выход второго троич0 ного элемента соединен с вторым входом вычитани шестого первым входом сложени седьмого, первым входом вычитани восьмого и входом вычитани тринадцатого троичных элементов, вы5 ход третьего троичного элемента соединен с входом вычитани п того, вторым входом сложени седьмого, вторыми входами вычитани восьмого, двенадцатого и первым входом вычитани The 5th ternary element is connected to the second subtraction input of the seventh, the first subtraction input of the twelfth and the first input of the fifteenth ternary element, the output of the second ternary element is connected to the second subtraction input of the sixth first addition input of the seventh, the first subtraction input of the eighth and the subtraction input of the thirteenth ternary element the output of the third ternary element is connected to the input of the subtraction of the fifth, the second input of the addition of the seventh, the second inputs of the subtraction of the eighth, the twelfth and the first input of the subtracted
40 четырнадцатого троичных элементов, выход п того троичного элемента соединен с вторыми входами сложени и вычитани одиннадцатого и вторым BXOJ дом сложени п тнадцатого троичных элементов, выход щестого троичнбго элемента соединен с вторым входом сложени дев того и входом вычитани дес того троичных элементов, выход седьмого троичного элемента соединен с вторым входом вычитани четы , надцатого троичного элемента, выходы троичных элементов с восьмого по п тнадцатый вл ютс соответственно выходами преобразовател . На фиг. 1 представлена схема предлагаемого преобразовател троич но-дес тичного кода в код восьмисег ментнрго индикатора; на фиг. 2 восьмисегментный ивдикатор; на фиг. 3 - временна диаграмма работы преобразовател . Преобразователь содержит троичные элементы 1-15, образующие три ступени преобразовани , входы 16-18 перврг о, второго и третьего разр дов тактовый вход 19, выходы 20-27, сегменты индикатора 28-35 (фиг. 2) . На фиг. 3 обозначено: 36-38 временные диаграммы импульсов соответственно первой, второй и третьей фаз тактового питани ; 39-41 - временные диаграммы сигналов соответственно на входах 16-18; 42-56 - временные диаграммы сигналов соответственно на эыходах троичных элементов 1-15. Предлагаемый преобразователь работает следующим образом. На входы 16-18 подаетс код, описьшаемый в системе счислени с основанием 3 (по входу 16 с весом 3, по входу 17-3 по входу 18-3), при этом на выходах троичных элементов 8-15 по вл ютс кодовые комбинации, однозначно соответствующие входному коду. Трйичные элементы вьтолн ют троичные операции, приведенные в табл. 1. Указанные.операции образуют функционально полную систему логических функций и могут быть реализованы на основе ферритовых логических элементов СЗ или на магнитных логических чейках 4). При подаче кода на входы 16-18 tl представл етс сигналом положи ,тельной пол рности, О - отсутствием сигнала, --Г - сигналом отрицательной пол рности. На выходах 20-27 по вл ютс положительные сигналы в соответствии с табл. 2. Если выходы 20-27 преобразовател подсоединить к сегментам 28-35 индикаторного элемента (через усилители ) , один к одному, то на индикаторном элементе (например, люминофоре) визуально можно наблюдать дес тичную цифру, соответствующую коду на входу преобразовател . Входна кодова комбинаци сигналов на входы 1618 поступает через три фазы (один такт) передачи информации по элементам 1-15 преобразовател (фиг. 3). Во врем действи тактового импульса первой фазы информаци поступает на входы 16-18, а также считываетс состо ние элементов 8-15; тактовым импульсом второй фазы считьгааетс информаци с элементов 1-4, тактовым импульсом третьей фазы считьшаетс информаци с элементов 5-7, на тактовый вход 19 поступают сигналы с тактовой частотой и при отсутствии информации на входах вычитани элементов 13, 14, 11, первом, втором входах , сложени и втором входе вычита ни элемента 8 они вл ютс генераторами сигналов положительной пол рности с тактовой частотой. Функционирование преобразовател . в соответствии с входной комбинацией сигналов (0,0+1) осуществл ете; следующим образом (фиг. 1 и 3, табл. 2). Тактовым импульсом первой фазы первого такта согласно логике работы элемента, записанной в табл. 1, положительный , сигнал с входа 16 передаетс на вход сложени элемента 2 и записываетс в него +1, а также передаетс на входы вычитани элементов 3 и 6 и записываетс в них -1, тактовым импульсом второй фазы с элемента 2 считываетс положительный сигнал, который передаетс на вход лычитани элемента 7 и записываетс в него +1, а также передаетс на входы вычитани элементов l3 и 8, . записываетс в них -1, с элемента 3 считываетс отрицательный сигнал, которьй передаетс на входы вычитани элементов 5 и, 8 и записываетс в них тактовым импульсом третьей фазы с элемента 5 считываетс отрицательный сигнал, который передаетс , на вход сложени элемента 8 и вход вычитани элемента 11 и записываетс в них соответственно -(-1 и. -1, с элемента 6 считываетс отри-цательный сигнал, который передаетс на вход сложени элемента 9 и вход сложени элемента 10 и записьгоаетс в них соответственно +1 и -1., с элемента 7 считываетс положительный сигнал, который передаетс на вход сложени элемента 10 и записываетс в него +1, а также положительный сигнал с тактового входа 19 передаетс на входы сложени элементов 13, 14 и 11 и вход сложени элемента 8 и записьшаетс в них +1.40 of the fourteenth ternary elements, the output of the fifth ternary element is connected to the second inputs of the addition and subtraction of the eleventh and second BXOJ house of the addition of the fifteenth ternary elements, the output of the third threefold element is connected to the second input of the third addition and the input of the tenth three ternary elements, the output of the seventh three element is connected to the second input of the subtraction of the pair, the fifteenth ternary element, the outputs of the ternary elements from the eighth to the fifteenth are respectively the outputs of the converter. FIG. Figure 1 shows the scheme of the proposed converter of the ternary code into the code of an eight-segment indicator; in fig. 2 eight segment and indicator; in fig. 3 - time diagram of the converter operation. The converter contains ternary elements 1-15, forming three stages of conversion, inputs 16-18 of the first and second bits and the third bits of the clock input 19, outputs 20-27, indicator segments 28-35 (Fig. 2). FIG. 3 denotes: 36-38 timing diagrams of the pulses of the first, second and third phases of the clock supply, respectively; 39-41 - timing charts of the signals, respectively, at the inputs 16-18; 42-56 - timing diagrams of signals, respectively, on the echodes of ternary elements 1-15. The proposed Converter works as follows. At inputs 16-18, the code described in the number system with base 3 (input 16 with weight 3, input input 17-3 through input 18-3) is supplied, and code combinations appear at the outputs of ternary elements 8-15, uniquely corresponding to the input code. The triple elements perform the ternary operations listed in Table. 1. The indicated operations form a functionally complete system of logical functions and can be implemented on the basis of ferrite logic elements of the NW or on magnetic logical cells 4). When the code is fed to the inputs 16-18, tl is represented by a positive polar signal, O - no signal, - G - a signal of negative polarity. At outputs 20-27, positive signals appear in accordance with Table. 2. If the outputs 20-27 of the converter are connected to the indicator element segments 28-35 (through amplifiers), one to one, then on the indicator element (for example, a phosphor) you can visually observe a ten-digit number corresponding to the code at the converter input. The input code combination of signals to the inputs 1618 enters through three phases (one clock cycle) of transmitting information on the elements 1-15 of the converter (Fig. 3). During the operation of the first-phase clock pulse, information is fed to inputs 16-18, and the state of the elements 8-15 is also read; information from elements 1–4 is counted by the second phase clock, information from elements 5–7 is combined by the third phase clock, clock input 19 receives signals with a clock frequency and in the absence of information at the subtraction inputs of elements 13, 14, 11, first, second the inputs, the addition and the second input of the subtract element 8, they are generators of positive polarity signals with a clock frequency. The operation of the converter. in accordance with the input signal combination (0.0 + 1); as follows (Fig. 1 and 3, table. 2). The clock pulse of the first phase of the first cycle according to the logic of the element recorded in the table. 1, positive, the signal from input 16 is transmitted to the input of element 2 and written to it +1, and also transmitted to the inputs of the subtraction of elements 3 and 6 and written to them -1, the second signal is read from the element 2 by a clock of the second phase, which It is transferred to the input of the element 7, and written to it +1, and also transmitted to the subtraction inputs of the elements l3 and 8,. -1 is written in them, negative element is read from element 3, which is transmitted to the subtraction inputs of elements 5 and 8, and written in them by a third phase clock pulse from element 5, a negative signal is read, which is transmitted, to the addition input of element 8 and element subtraction 11 and is written in them respectively - (- 1 and. -1, from element 6 a negative signal is read, which is transmitted to the input of the element 9 and the input of the element 10 and write to them +1 and -1, respectively., 7 reads positive signal which is transmitted to the input adder cell 10 and recorded in it one, as well as a positive signal to the clock input 19 is transmitted to the inputs of adder elements 13, 14 and 11 and the input member 8 and adding them zapisshaets +1.
Тактовым импульсом первой фазы второго такта положительные сигналыThe clock pulse of the first phase of the second cycle positive signals
1one
ОABOUT
оabout
il о о оil o o o o
ОABOUT
оabout
ОABOUT
оabout
ОABOUT
±1± 1
ОABOUT
оabout
1one
±1± 1
оabout
ОABOUT
±1 о о± 1 o
11eleven
ОABOUT
11eleven
1one
11eleven
ОABOUT
±1 о± 1 o
оabout
ll
оabout
ilil
1one
.11.eleven
11eleven
1one
оabout
:ti i 11 11: ti i 11 11
41 1141 11
1one
оabout
ОABOUT
±1± 1
1one
11eleven
-tl-tl
с троичных элементов 14, 9 (см..позицию 50 и 54 фиг 3) вьгаод тс из преобразовател , образу выходи то комбинацию (01000100), соответствующую входной комбинации (0,0+1).from the ternary elements 14, 9 (see the position 50 and 54 of FIG. 3) from the converter, form the combination (01000100) corresponding to the input combination (0.0 + 1).
Аналогично в соответствии с фиг.1, фиг. 3 и табл. 2 происход т преобразовани других входных комбинаций.Similarly, in accordance with FIG. 1, FIG. 3 and tab. 2 transformations of other input combinations occur.
Использование предлагаемого преобразовател обеспечивает по сравнению с известным упрощение на п ть троичных элементов и, следовательно, повьшение надежности.The use of the proposed converter provides in comparison with the known simplification of five ternary elements and, consequently, an increase in reliability.
Таблица 1Table 1
О ОOh oh
о оoh oh
11 о о11 o o o
(1) (1) (eleven)
в сin with
ВыходOutput
il О ( 1) (1)il About (1) (1)
Таблица 2,Table 2,
/J/ J
Г- -ьMr.
/4/four
ffff
1212
10ten
1515
bf Л1bf p1
2929
фаг. 2phage. 2
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU833577990A SU1107117A1 (en) | 1983-04-15 | 1983-04-15 | Translator from ternary-coded decimal code to eight-segment indicator code |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU833577990A SU1107117A1 (en) | 1983-04-15 | 1983-04-15 | Translator from ternary-coded decimal code to eight-segment indicator code |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1107117A1 true SU1107117A1 (en) | 1984-08-07 |
Family
ID=21058613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU833577990A SU1107117A1 (en) | 1983-04-15 | 1983-04-15 | Translator from ternary-coded decimal code to eight-segment indicator code |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1107117A1 (en) |
-
1983
- 1983-04-15 SU SU833577990A patent/SU1107117A1/en active
Non-Patent Citations (1)
| Title |
|---|
| 1. Соколов Т.Н. и Мельник В.И. Ферритовые логические платы автоматизированных систем контрол и управлени . Военна инженерна Краснознаменна академи им. А.Ф.Можайского, Л., 1973, с.- 2 80-282, рис. 164. 2.Авторское свидетельство СССР № 822172,КЛ. G 06 F 5/00, 1981 (прототип). 3.Авторское свидетельство СССР № 208347, кл. К 19/16, 1967. 4.Авторское свидетепьство СССР №,520709, кл. Н 03 К 19/00, 1976. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0007729B1 (en) | Low pass digital averaging filter and method of recovering a low frequency component of a composite analog waveform | |
| GB2195848A (en) | Method of reducing effects of electrical noise in an analog-to-digital converter | |
| JPS5650439A (en) | Binary multiplier cell circuit | |
| SU1107117A1 (en) | Translator from ternary-coded decimal code to eight-segment indicator code | |
| JPS5793726A (en) | A/d converter | |
| GB1372906A (en) | Analogue-digital converter for compression law coding | |
| SU1092488A1 (en) | Translator from ternary-coded decimal code to code of seven-segment indicator | |
| SU851393A1 (en) | Converter of triple-decimal code to seven-segment indicator code | |
| SU1043639A1 (en) | One-bit binary subtractor | |
| GB1353715A (en) | Algebraic summing digital-to-analogue converter | |
| SU1152085A1 (en) | Three-value "and" circuit | |
| SU1125620A1 (en) | Binary code decoder | |
| SU1130857A1 (en) | Translator from binary-coded decimal code to eight-segment indicator code | |
| SU773615A1 (en) | Ternary 1,0,1-to-binary code converter | |
| SU1361724A1 (en) | Decoder | |
| SU1181154A1 (en) | Ternary coder | |
| SU1443165A1 (en) | Triple-state disjunction element | |
| GB813768A (en) | Electrical circuit for comparing two numbers | |
| SU1241235A1 (en) | Device for dividing decimal numbers | |
| SU1132365A1 (en) | Device for executing "logical equivalence" operation based on ferrite-ferrite ternary elements | |
| SU936424A1 (en) | Delta-modulator | |
| SU1119167A1 (en) | Decoder | |
| SU1106015A1 (en) | Decoder for ternary code 1,0,1 | |
| SU1078423A1 (en) | Translator of symmetrical representation of ternary code to binary code | |
| SU1285602A1 (en) | Device for generating blocked balanced ternary code |