SU1102053A1 - Синхрогенератор - Google Patents

Синхрогенератор Download PDF

Info

Publication number
SU1102053A1
SU1102053A1 SU833546198A SU3546198A SU1102053A1 SU 1102053 A1 SU1102053 A1 SU 1102053A1 SU 833546198 A SU833546198 A SU 833546198A SU 3546198 A SU3546198 A SU 3546198A SU 1102053 A1 SU1102053 A1 SU 1102053A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
counter
outputs
inputs
Prior art date
Application number
SU833546198A
Other languages
English (en)
Inventor
Валерий Тимофеевич Басий
Юрий Владимирович Сташкив
Original Assignee
Предприятие П/Я Р-6149
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6149 filed Critical Предприятие П/Я Р-6149
Priority to SU833546198A priority Critical patent/SU1102053A1/ru
Application granted granted Critical
Publication of SU1102053A1 publication Critical patent/SU1102053A1/ru

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronizing For Television (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

СИНХРОГЕНЕРАТОР, содержащий последовательно соединенные синхроселектор , фаэовьгй детектор, интегратор, задаювщй генератор, первый и второй счетчики и блок формировани , первый вькод первого счетчика соединен с вторым входом фазового детектора, а второй выход соединен с вторым входом блока формировани , третий вход которого соединен с выходом задающего генератора, отличающийс  тем, что, с целью обеспечени  автоматического выбора необходимого на- . бора сигналов синхронизации при изменении входного сигнала синхронизации , в него введены мультиплексор, третий и четвертый счетчики,первое посто нное запоминающее устройство, второе посто нное запоминающее устройство i блок индикации, таймер, . элемент И-НЕ, элемент И и элемент ИЖ, причем выход задающего генератора соединен с первыми входами элементов И-НЕ и И, в-торые входы которых соединены с выходом таймера и  вл ютс  выходом сигнала контрол , третий вход элемента И-НЕ соединен с первым входом мультиплексора, третий вход элемента И соединен с выходом синхро-. селектора, выходы элементов И-НЕ и И соединены с первым и вторым входами третьего счетчика, третий вход которого соединен с выходом первого посто нного запоминающего устройства , а четвертый вход соединен с входом таймера, входом четвертого счет (Л С чика и выходом элемента ИЛИ, первый и второй входы которого соединены с первым и вторым,выходами третьего счетчика со6тветст венно, выход четвертого счетчика соединен с первым входом мультиплексора, с блока индикации и с входом второго посто нного запоминающего устройства, первый и второй выходы которого соединены с вторыми входами первого и второго счетчиков, выход блока формировани  соединен с вторым входом ел мультиплексора, выходы которого  вОд л ютс  выходами сигналов синхронизации . . .

Description

f Изобретение относитс  к телевидению , в частности к устройствам формировани  сигналов синхронизации телевизионных устройств. Известен синхрогенератор, содержащий- последовательно соединенные задающий генератор, первый счетчик увторой счетчик и блок формировани  второй вход KOTopoio соединен с вторым выходом первого счетчика, а выход  вл етс  выходом устройства l Недостатками синхрогенератора  в л ютс  фиксированный набор формируе мых сигналов синхронизации и невозможность работы в ведомом режиме. Наиболее близким к предлагаемому по технической сущности  вл етс  синхрогенератор, содержащий последовательно соединенные синхро селектор , фазовый детектор, интегратор, задающий генератор, первый счетчик, второй счетчик и блок формировани , второй вход Которого соединен с вторым вьксдом первого счетчика, тр тий вход соединен с выходом задающе го генератора, а выходы  вл ютс  выходами сигналов синхронизации, при этом второй вход фазового детек тора соединен с первьм выходом первого счетчика zj . Недостатком данного синхрогенера тора  вл етс  невозможность автоматического выбора необходимого набор сигналов синхронизации при изменени входного сигнала синхронизации. Целью изобретени   вл етс  обесп чение автоматического выбора необхо мого набора сигналов синхронизации при изменении входного сигнала синхронизации . Указанна  цель достигаетс  тем, что в синхрогенератор, содержащий последовательно соединенные синхроселектор , фазовый детектор, интегра тор, задающий генератор, первьй и второй счетчики и блок формировани  первьй выход первого счетчика соеди нен с вторым входом фазового детектора , а второй выход соедийеи с вто рым входом блока формировани , третий вход которого соединен с выхо дом задающего генератора, введены мультиплексор, третий и четвертый счетчики, первое посто нное запоминающее устройство, второе посто нное запоминающее устройство, блок индикации, таймер, элемент И-НЕ, элемент И и элемент ИЛИ, причем выход задающего генератора соединен 53 с первыми входами элементов И-НЕ и И, вторые входы которых соединены, с выходом таймера и  вЛ ютс  выходом сигнала контрол , третий вход элемента И-НЕ соединен с первым выходом мультиплексора, третий вход элемента И соединен с выходом синхроселектора , выходы элементов И-НЕ и И соединены с первым и вторым входами третьего счетчика, третий вход которого соединен с выходом первого посто нного запоминающего устройства, а четвертьй вход соединен с входом таймера, входом четвертогосчетчика и выходом элемента ИЛИ, первый и второй входы которого соединены с первым и вторым выходами третьего счетчика соответственно, выход четвертого счетчика соединен с первым входом мультиплексора,.с входом блока индикации и с входом второго посто нного запоминающего устройства, первьй и второй выходы которого соединены с вторыми входами первого и второго счетчиков, выход блока формировани  соединен с вторым входом мультиплексора , выходы которого  вл ютс  выходами сигналов синхронизации. На чертеже представлена структурна  электрическа  схема синхрогенератора . Синхрогенератор содержит синхроселектор 1, фазовьй детектор 2, интегратор 3, задающий генератор 4, первый 5 и второй 6 счетчики, блок 7 формировани , блок 8 индикации, первое посто нное запоминающее устройство 9, элемент И-НЕ 10, элемент И 11, второе посто нное запоминающее устройство 12, третий счетчик 13, элемент ИЛИ 14, четвертый счетчик 15, таймер 16 и мультиплексор 17. Синхрогенератор работает следующим образом. Синхроселектор 1 выдел ет импульсы строчной частоты из входного сигнала,представл ющего смесь синхронизирующих импульсов строк, полей и уравнивающих импульсов. Устройство фазовой автоподстройки частоты, содержащее фазовый детектор 2, интегратор 3, первьш .счетчик 5 и задающий генератор 4, осуществл ет автоматическую подстройку частоты .задающего генератора 4 и под частоту входного сигнала. Первый 5 и второй 6 счетчики форируют коды, соответствую.щие номеру элемента строки и номеру строки в кадре соответственно. Данные коды, а
также тактова  частота с выхода задающего генератора поступают на входы блока 7 формировани , которьй служит дл  формировани  всех необходимых наборов импульсов синхронизации. С выхода блока 7 формировани  m наборов по п различных сигналов синхронизации поступают на второй, сигнальный, вход мультиплексора 17, на выходе которого присутствует только один необходимый в каждом конкретном случае набор, номер которого определ етс  адресом на первом входе мультиплексора 17. Набор импульсов синхронизации , который необходимо получить на выходе мультиплексора 17, определ етс  структурой входного .сигнала который несет информацию о-системе, в которой работает синхронизатор. Так, в случае вещательного стандарта , на входе устройства присутствует смесь кадровых и строчньк синхроимпульсов , кадровых и строчных гас щих импульсов, а также уравнивающих импулсов . Выбор необходимого набора выход ных сигналов синхронизации происходит следующим образом. Сигнал с первого выхода мультиплексора 17, представл ющий собой регенерированный входной сигнал, поступает на третий вход элемента И-НЕ, на первый и второй входы которого поступают импульсы тактовой частоты с вьгхода задающего генератора 4 и сигнал блокировки с выхода т-аймера 16, последние два сигнала поступают также на первы и второй входы элемента И 11, на третий вход которого поступает входной сигнал. В случае совпадени  вход ного и регенерированного сигналов синхронизации число импульсов на выходах элементов И-НЕ 10 и И 11 одинаково, при этом,, будучи поданным на первый и второй входы-(реверсивного ) третьего счетчика 13, эти импульсы вызывают поочередное изменение его состо ни  на единицу то в сторону увеличени , то в сторону уменьшени содержимого. .
В случае, когда сигналы на третьи входах элементов И-НЕ 10 и,И 11 различны , различным будет и число импульсов на их выходах. Это вызывает за некоторое количество тактов,, определ емое разр дностью третьего счетчика.13, по вление импульса переноса на одном из его выходов. Объединенные элементом ИЛИ 14, эти импульсы, вызывают изменение на единицу содержимого четвертого счетчика 15, а следовательно, и адреса на первом входе мультиплексора 17, одно временно текущий адрес с выхода четвертого счетчика 15 индицируетс  блоком 8 индикации, а также определ ет адрес информации во втором посто нном запоминающем устройстве 12, котора  в свою очередь onpes&JJHeT коэффициенты делени  первого и второго счетчиков 5 и 6, что расшир ет диапазон формируемых устройством сигналов. Каждый импульс с выхода элемента ИЛИ 14 поступает также на вход таймера 16, блокирующего элемента И - НЕ 10 и И 11 на врем  переходньж Процессов, и, кроме того, осуществл ет запись в третий счетчик 13 из первого посто нного запоминающего устройства 9 кода, соответствующего половине разр дности третьего счетчика 13. В случае, если новый набор сигналов синхронизации, сформированный устройством, не соответствует входному сигналу, описанный процёсс повтор етс  дотех пор, пока не будет достигнуто соответствие между входным и формируемьш сигналами синхронизации .
В режиме поиска, а также при неисправности любого из блоков устройств на выходе таймера присутствует сигнал , который указывает на несоответствие формируемого и входного сигналов .
Таким образом, синхрогенератор проводит по входному сигналу автоматический поиск набора сигналов синхррйизации , соответствующих этому вх-одному сигналу, и выдает их потребителю .
esi
71 f
«c
CM
fe
/Г71Г7
fe
f V n

Claims (1)

  1. СИНХРОГЕНЕРАТОР, содержащий последовательно соединенные синхроселектор, фазовый детектор, интегратор, задающий генератор, первый и второй счетчики и блок формирования, первый выход первого счетчика соединен с вторым входом фазового детектора, а второй выход соединен с вторым входом блока формирования, третий вход которого соединен с выходом задающего генератора, отличающийся тем, что, с целью обеспечения автоматического выбора необходимого на:бора сигналов синхронизации при изме· нении входного сигнала синхронизации, в него введены мультиплексор, третий и четвертый счетчики,первое’ постоянное запоминающее устройство, второе постоянное запоминающее уст- ройство; блок индикации, таймер, . элемент И-НЕ, элемент И и элемент ИЛИ, причем выход задающего генератора соединен с первыми входами элементов И-НЕ и И, вторые входы которых соединены с выходом таймера и являются выходом сигнала контроля, третий вход элемента И-НЕ соединен с первым входом мультиплексора, третий вход элемента И соединен с выходом синхроселектора, выходы элементов И-НЕ и Й соединены с первым и вторым входами третьего счетчика, третий вход которого соединен с выходом первого постоянного запоминающего устройства, а четвертый вход соединен с входом таймера, входом четвертого счетчика и выходом элемента ИЛИ, первый и второй входы которого соединены с первым и вторым выходами третьего счетчика соответственно, выход чет- ’ вертого счетчика соединен с первым входом мультиплексора, с вводом блока индикации и с входом второго постоянного запоминающего устройства, первый и второй выходы которого соединены с вторыми входами первого и второго счетчиков, выход блока формирования соединен с вторым входом мультиплексора, выходы которого являются выходами сигналов синхронизации. . .
    ^ SU П 02053
    1 02053
SU833546198A 1983-01-26 1983-01-26 Синхрогенератор SU1102053A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833546198A SU1102053A1 (ru) 1983-01-26 1983-01-26 Синхрогенератор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833546198A SU1102053A1 (ru) 1983-01-26 1983-01-26 Синхрогенератор

Publications (1)

Publication Number Publication Date
SU1102053A1 true SU1102053A1 (ru) 1984-07-07

Family

ID=21047495

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833546198A SU1102053A1 (ru) 1983-01-26 1983-01-26 Синхрогенератор

Country Status (1)

Country Link
SU (1) SU1102053A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Туглин И.Н. Телевизионные игровые автоматы и тренажеры. М., 1:Ради6 и св зь, 1982, с. 188, рис. 7.15. 2. Крыжановский В.Д., Костыков Ю.В, Телевидение цветное и черно-белое. М., Св зь, 1980, с. 145, рис.4.12 (прототип). . . *

Similar Documents

Publication Publication Date Title
US4151373A (en) Data transmission system
JPS5661873A (en) Digital video signal processor
KR910008585A (ko) 클록을 분배하는 시스템 및 방법
US4636864A (en) Television receiver comprising a circuit for sequentially tuning the receiver to different frequencies
JPH0664861B2 (ja) ビデオ変換方式
EP0125002A2 (en) Programmable longitudinal time code generator utilizing a synchronous programmable parallel-to-serial data converter.
US5111486A (en) Bit synchronizer
GB1426830A (en) Circuit arrangement for generating a control signal for the field output stage in a tleevision receiver
SU1102053A1 (ru) Синхрогенератор
US5268932A (en) Interface circuit between a plurality of transmission lines and high bit rate data terminal equipment
ES8707837A1 (es) Perfeccionamientos introducidos en un sistema de television para formar una imagen en un dispositivo de presentacion de imagen
US3666880A (en) Circuit arrangement for the correction of time errors in electrical signals received from an information carrier
JPS6026350B2 (ja) 複数画像画面合成装置
SU1190540A1 (ru) Синхрогенератор
JPS5455115A (en) Phase synchronous system
JP2679391B2 (ja) 水平同期信号発生回路
JPS6350896B2 (ru)
SU1172074A1 (ru) Синхрогенератор
KR900001251A (ko) 비월된 신호의 기록 및 재생 방법과 장치
KR960011307B1 (ko) 자화면 위치 설정회로
KR940006173B1 (ko) 클럭 변환 회로
HU194464B (en) Circuit arrangement for synchronizing digital synchronous generator
JPS647772A (en) Solid-state image pickup device
JPH0349490A (ja) 映像信号処理回路
JPS61295729A (ja) 周波数情報伝送方式