KR910008585A - 클록을 분배하는 시스템 및 방법 - Google Patents

클록을 분배하는 시스템 및 방법 Download PDF

Info

Publication number
KR910008585A
KR910008585A KR1019900017126A KR900017126A KR910008585A KR 910008585 A KR910008585 A KR 910008585A KR 1019900017126 A KR1019900017126 A KR 1019900017126A KR 900017126 A KR900017126 A KR 900017126A KR 910008585 A KR910008585 A KR 910008585A
Authority
KR
South Korea
Prior art keywords
clock signal
receiver
phase
frequency
preselected
Prior art date
Application number
KR1019900017126A
Other languages
English (en)
Other versions
KR0170390B1 (ko
Inventor
밍-유 리 가브리엘
Original Assignee
존 지. 웨브
내쇼날 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 지. 웨브, 내쇼날 세미컨덕터 코포레이션 filed Critical 존 지. 웨브
Publication of KR910008585A publication Critical patent/KR910008585A/ko
Application granted granted Critical
Publication of KR0170390B1 publication Critical patent/KR0170390B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

내용 없음

Description

클록을 분배하는 시스템 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 FDDI기술의 실시예를 보여주는 도면.
제2도는 본 발명에 따른 클록 분배 디바이스 설계에 대한 블록다이어그램.
제3도는 소형 집신기(集信機) 설계에 사용되는 클록 분배 디바이스에 대한 블록다이어그램.

Claims (68)

  1. 다수개의 비트 데이타를 복수개의 수신기에 병렬로 연속 분배하는 시스템에 있어서, 제1주파수를 지니는 마스터 클록 신호, 상기 마스터 클록 신호를 적어도 제1및 제2수신기에 전송하는 수단, 상기 제1 및 제2 수신기에 전송된 마스터 클록 신호를 사용하여 제2 주파수를 지니는 제2 클록 신호를 상기 제1 및 제2 수신기상에 발생시키는 수단, 상기 제2주파수 클록 신호를 사용하여 위상 분리 클록 신호와 관련된 주파수를 각기 지니는 복수개의 위상 분리 클록 신호를 발생시키도록 상기 제1 및 제2 수신기에 연결된 수단, 상기 다수개의 비트 데이타를 상기 제1수신기에서 직렬로 연속 수신하며 상기 직렬 데이타를 제1저장 수단에 저장하는 수단. 상기 제1저장 수단에 저장된 수신된 직렬 데이타를 상기 제2수신기에 병렬로 전송하는 수단, 상기 전송된 병렬 데이타를 제2저장 수단에 저장하는 수단, 상기 제2수신기상에 발생된 제2 클록 신호를 사용하여 상기 제2 저장 수단에 저장된 데이타를 직렬로 판독하는 수단을 포함하는 시스템.
  2. 제1항에 있어서, 상기 제1 저장 수단에 저장된 수신된 직렬 데이타를 전송하는 수단은 상기 제1 저장 수단으로 부터의 수신된 직렬 데이타를 병렬로 판독하도록 상기 제1수신기상에 발생된 복수개의 위상 분리 클록 신호중 미리 선택된 제1의 위상 분리 클록 신호를 사용하는 시스템.
  3. 제2항에 있어서, 상기 제2 저장 수단에 상기 전송된 병렬 데이타를 저장하는 수단을 상기 제2 수신기상에 발생된 복수개의 위상 분리 클록 신호중 미리 선택된 제1위상 분리 클록 신호를 사용하여 상기 전송된 병렬 데이타를 내부로 래치하는 제1수단을 포함하는 시스템.
  4. 제3항에 있어서, 상기 제2수신기상에 발생된 위상 분리 클록 신호중 미리 선택된 제1위상 분리 클록 신호는 상기 제1 수신기상에 발생된 위상 분리 클록 신호중 미리 선택된 제1위상 분리 클록 신호와 거의 동일한 위상 및 주파수를 지니는 시스템.
  5. 제1항에 있어서, 상기 위상 분리 신호의 주파수는 상기 마스터 클록 신호의 주파수와 거의 동일한 주파수인 시스템.
  6. 제1항에 있어서, 상기 마스터 클록 신호는 저주파 신호인 시스템.
  7. 제1항에 있어서, 상기 제1 주파수는 대략 12.5㎒인 시스템.
  8. 제1항에 있어서, 상기 제2 클록 신호는 고주파 클록 신호인 시스템.
  9. 제1항에 있어서, 상기 제2 주파수는 대략 125㎒인 시스템.
  10. 제1항에 있어서, 복수개의 위상 분리 클록 신호를 발생시키는 수단은 계수기인 시스템.
  11. 제10항에 있어서, 상기 계수기는 존슨 계수기인 시스템
  12. 제5항에 있어서, 상기 제1주파수는 이 제1주파수와 관련된 사이클 시간을 지니며 상기 제2클록 신호의 주파수는 상기 데이타를 판독하는 수단이 상기 제1주파수의 사이클 시간내에서 상기 제2저장수단에 저장된 데이타를 직렬로 판독하는 정도인 시스템.
  13. 제1항에 있어서, 상기 수신기는 백 플레인 보드인 시스템.
  14. 제1항에 있어서, 상기 제2클록 신호를 발생시키는 수단은 상기 마스터 클록신호의 위상을 위상 동기 루프에 의해 발생된 비교 신호에 비교하는 수단을 지니는 위상 동기 루프를 포함하며, 상기 위상 동기 루프에 의하여 발생된 비료 신호 및 상기 마스터 클록 신호사이의 위상차를 나타내는 오차 신호를 발생시키고, 상기 오차 신호에 응답하여 상기 제2클록 신호를 발생시키는 전압 제어 발진기를 포함하는 시스템.
  15. 제14항에 있어서, 상기 비교 신호는 상기 마스터 클록 신호와 거의 동일한 위상 및 주파수를 지니는 시스템.
  16. 제1항에 있어서, 상기 복수개의 수신기는 링 구성으로 접속되며 병렬 데이타 및 상기 마스터 클록 신호를 전송하는 것과 관련된 총제적인 활주 시간을 지니고, 상기 총체적인 활주 시간은 총제적인 클록 활주시간과 총체적인 데이타 활주시간의 합산이며, 상기 총제적인 클록 활수시간은 연속적인 복수개의 수신기에서 제1수신기로터최종 수신기로 상기 마스터 클록 신호를 전송하는데 걸리는 시간이고 상기 총체적인 데이타 활주 시간은 상기 최종 수신기로부터 연속적으로 상기 제1수신기에 병렬 데이타를 다시 전송하는데 걸리는 시간이며, 상기 시스템에 내재하고 상기 마스터 클록 신호와 상기 전송된 병렬 데이타를 수신하는 수신기의 수는 상기 총체적인 활주시간이 미리 선택된 값을 초과하는 정도인 시스템이고, 상기 제2수신기상에 발생된 복수개의 위상 분리 클록 신호중 미리 선택된 위상 분리 클록 신호를 사용하여 상기 제2수신기상에 수신된 전송된 병렬 데이타를 내부로 래치하며 상기 저장수단에 입력하도록 상기 제2수신기상에 발생된 복수개의 위상분리 클록 신호중 미리 선택된 제1위상분리 클록 신호를 사용하여 래치하는 제2수단으로부터 발생된 데이타를 외부로 스트로브하는 제2수단을 더우기 포함하는 시스템.
  17. 제16항에 있어서, 복수개의 위상 분리 클록 신호중 미래 선택된 제2위상 분리 클록 신호가 상기 래치하는 제2수단용으로 충분한 준비 및 유지 시간을 발생시키며 상기 래치하는 제2수단용으로 충분한 준비 및 유지 시간을 발생시키며 상기 래치하는 제1수단용으로 충분한 준비 및 유지시간을 발생시키도록 선택되는 시스템.
  18. 제1항에 있어서, 병렬 데이타 및 상기 마스터 클록 신호를 전송하는 것과 관련된 총체적인 활주시간을 지니며, 상기 총체적인 활주신간은 총체적인 클록 활주시간과 총체적인 데이타 활주시간의 합산이고, 상기 총체적인 클록 활주시간은 연속적인 복수개의 수신기에서 제1수신기로부터 최종 수신기로 상기 마스터 클록 신호를 전송하는데 걸리는 시간이며 상기 총체적인 데이타 활주시간은 상기 최종 수신기로부터 연속적으로 상기 제1수신기에 병렬 데이타를 전송하는데 걸리는 시간이고, 상기 총체적인 활주시간은 상기 제1수신기가 상기 전송된 병렬 데이타를 동기된 상태로 다시 수신하는 정도인 시스템.
  19. 제18항에 있어서, 상기 총체적인 활주 시간은 대략 20㎱보다 작거나 같은 시스템.
  20. 제16항에 있어서, 상기 총체적인 활주 시간의 미리 선택된 값은 대략 20㎱인 시스템.
  21. 제16항에 있어서, 상기 총체적인 활주시간의 미리 선택된 값은 상기 병렬 데이타가 상기 제1수신기에 다시 전송되는 경우 상기 전송된 병렬 데이타가 동기되는 정도인 시스템.
  22. 제1항에 있어서, 상기 제2저장 수단은 이 제2 저장 수단이 이네이블되는 경우 상기 전송된 병렬 데이타가 상기 제2저장 수단에 저장되도록 상기 제2수신기상에 발생된 복수개의 위상 분리 클록 신호중 미리 선택된 제1위상 분리 클록 신호에 의하여 이네이블되는 시스템
  23. 제16항에 있어서, 상기 위상 분리 클록 신호중 미리 선택된 제1위상 분리 클록 신호는 상기 제1의 미리 선택된 위상 분리 클록 신호가 미리 선택된 위상 수만큼 제2의 미리 선택된 위상 분리 클록 신호로 부터 위상 분리되는 정도로 선택되는 시스템.
  24. 제23항에 있어서, 상기 미리 선택된 위상 수 대략 1-3개 사이에 있는 시스템.
  25. 다수개의 비트 데이타를 시스템내에 있는 복수개의 수신기에 연속 분배하는 방법에 있어서, 제1주파수 및 이 제1 주파수와 관련된 위상을 지니는 마스터 클록 신호를 발생시키는 단계, 적어도 제1 및 제2수신기에 상기 마스터 클록 신호를 전송 시키는 단계, 상기 제1 및 제2수신기에 전송된 마스터 클록신호를 사용하여 제2주파수를 지니는 제2클록 신호를 상기 제1 및 제2수신기상에 발생시키는 단계, 상기 제2주파수 클록 신호를 사용하여 상기 제1 및 제2수신기에 위상 분리 클록 신호와 관련된 주파수를 각기 지니는 복수개의 위상 분리 클록 신호를 발생시키는 단계, 상기 제1 수신기에 다수개의 비트 데이타를 직렬로 연속 수신하고 상기 직렬 데이타를 제1저장 수단에 저장하는 단계, 상기 제1 저장 수단에 저장된 수신된 직렬 데이타를 병렬로 상기 제2수신기에 전송하는 단계, 상기 전송된 병렬 데이타를 제2저장 수단에 저장시키는 단계, 상기 제2수신기상에 발생된 제2클록 신호를 사용하여 상기 제2저장 수단에 저장된 데이타를 직렬로 판독하는 단계를 포함하는 방법.
  26. 제25항에 있어서, 상기 제1저장 수단에 저장된 수신된 직렬 데이타를 전송하는 단계는 상기 제1저장 수단으로 부터의 수신된 직렬 데이타를 병렬로 판독하도록 상기 제1수신기상에 발생된 복수개의 위상 분리 클록 신호중 미리 선택된 제1 위상 분리 클록 신호를 사용하는 방법.
  27. 제26항에 있어서, 상기 전송된 데이타를 제2저장 수단에 저장하는 단계는 상기 제2수신기상에 발새된 복수개의 위상 분리 클록 신호중 제1위상 분리 클록 신호를 사용하여 상기 전송된 병렬 데이타를 래치하는 제1수단내로 래치하는 단계를 포함하는 방법.
  28. 제27항에 있어서, 상기 제2수신기상에 발생된 위상 분리 클록 신호중 미리 선택된 제1위상 분리 클록 신호는 상기 제1수신기상에 발생된 제1의 미리 선택된 위상 분리 클록 신호와 거의 동일한 위상 및 주파수를 지니는 방법.
  29. 제25항에 있어서, 상기 마스터 클록 신호는 저주파 신호인 방법.
  30. 제25항에 있어서, 상기 위상 분리 신호의 주파수는 상기 마스터 클록 신호의 주파수와 거의 동일한 방법.
  31. 제25항에 있어서, 상기 제1주파수은 대략 12.5㎒인 방법.
  32. 제25항에 있어서, 상기 제2클록 신호는 고주파 클록 신호인 방법.
  33. 제25항에 있어서, 상기 제2주파수는 대략 125㎒인 방법.
  34. 제30항에 있어서, 상기 제1주파수는 이 제1주파수와 관련된 사이클 시간을 지니며 상기 제2클록 신호의주파수는 상기 제2저장 수단에 저장된 데이타를 직렬로 판독하는 단계가 상기 제1주파수 사이클 시간내에서 이루어지는 정도인 방법.
  35. 제25항에 있어서, 상기 제2클록 신호를 발생시키는 단계는 상기 마스터 클록 신호를 위사 동기 푸프에 의하여 발생된 비교신호에 비교하는 단계, 상기 위상 동기 루프에 의하여 발생된 비교신호 및 상기 마스터 클록 신호사이의 위상차를 나타내는 오차 신호를 발생시키는 단계, 상기 오차 신호에 응답하여 상기 제2클록 신호를 발생시키는 단계를 포함하는 방법.
  36. 제35항에 있어서, 상기 비교 신호는 상기 마스터 클록 신호와 거의 동일한 위상 및 주파수를 지니는 방법.
  37. 제25항에 있어서, 상기 복수개의수신기는 링구성으로 접속되며 총체적인 활주 시간은 병렬 데이타 및 상기 마스터 클록 신호를 전송하는 것과 관련되고, 상기 총체적인 활주 시간은 총체적인 클록 활주 시간 및 총체적인 데이타 활주 시간의 합산이고, 상기 총체적인 클록 활주시간은 연속적인 복수개의 수신기에서 제1 수신기로부터 최종 수신기에 상기 마스터 클록 신호를 전송하는데 걸리는 시간이며 상기 총체적인 데이타 활주시간은 상기 최종수신기로부터 연속적으로 상기 제1수신기에 병렬 데이타를 다시 전송하는데 걸리는 시간이고, 상기 시스템에 내재하며 상기 마스터 클록 신호와 상기 전송된 병렬 데이타를 수신하는 수신기의 수는 상기 총체적인 활주 시간이 미리 선택된 값을 초과하는 정도인 시스템이고, 상기 제2수신기상에 발생된 복수개의 위상 분리 클록 신호중 미리 선택된 제2위상 분리 클록 신호를 사용하여 상기 제2수신기상에 수신된 전송된 병력 데이타를 래치하는 제2 수단내로 래치하며 상기 저장 수단에 입력하도록 상기 제2수신기상에 발생된 복수개의 위상 분리 클록 신호중 미리 선택된 제1 위상 분리 클록 신호를 사용하여 래치하는 제2수단으로부터 발생된 데이타를 외부로 스트로브하는 단계를 더우기 포함하는 방법.
  38. 제37항에 있어서, 복수개의 위상 분리 클록 신호중 미리 선택된 제2위상 분리 클록 신호는 상기 래치하는 제2수단용으로 충분한 준비 및 유지 시간을 발생시키며 상기 래치하는 제1 수단용으로 충분한 준비 및 유지 시간을 발생시키도록 선택되는 방법.
  39. 제25항에 있어서, 병렬 데이타 및 상기 마스터 클록 신호를 전송하는 것과 관련된 총체적인 활주시간을 지니며, 상기 총체적인 활주 시간 및 총체적인 클록 활주 시간 및 총체적인 데이타 활주 시간의 합산이고, 상기 총체적이 클록 활주 시간은 연속적인 복수개의 수신기에서 제1 수신기로부터 최종 수신기로 상기 마스터 클록 신호를 전송하는데 걸리는 시간이며 상기 총체적인 데이타 활주 시간은 상기 최종 수신기로부터 연속적으로 상기 제1 수신기에 병렬 데이타를 전송하는데 걸리는 시간이고, 상기 총체적인 데이타 활주 시간은 상기 제1수신기가 상기 전송된 병렬 데이타를 동기하는 정도인 방법.
  40. 제39항에 있어서, 상기 총체적인 활주 시간은 대략 20㎱보다 작거나 같은 방법.
  41. 제37항에 있어서, 상기 총체적인 활주 시간의 미리 선택된 값은 대략 20㎱인 방법.
  42. 제37항에 있어서, 상기 총체적인 활주 시간의 미리 선택된 값은 상기 병렬 데이타가 상기 제1수신기에 다시 전송되는 경우 상기 전송된 병렬 데이타가 동기되는 정도인 방법
  43. 제25항에 있어서, 상기 수신기는 백 플레인 보드인 방법.
  44. 제25항에 있어서, 상기 제2저장 수단이 이네이블되는 경우 상기 전송된 병렬 데이타가 상기 제2저장 수단에 저장되도록 상기 제2수신기상에 발생된 복수개의 위상 분리 클록 신호중 미리 선택된 제1 위상 분리 클록 신호에 의하여 상기 제2저장 수단을 이네이블하는 단계를 더우기 포함하는 방법.
  45. 제37항에 있어서, 상기 위상 분리 위상 클록 신호중 미리 선택된 제1위상 분리 위상은 상기 제1의 미리 선택된 위상 분리 클록 신호가 미리 선택된 위상 수만큼 상기 제2의 미리 선택된 위상 클록 신호로 부터 위상 분리되도록 선택되는 방법.
  46. 제45항에 있어서, 상기 미리 선택된 위상수가 대략 1-3개 사이에 있는 방법.
  47. 링 구성으로 접속된 복수개의 수신기에 다수개의 비트 데이타를 병렬로 연속 분배하는 시스템에 있어서, 상기 시스템은 병렬 데이타 및 상기 마스터 클록 신호를 전송하는 것과 관련된 총체적인 활주 시간을 지니며, 상기 총체적인 활주 시간은 총체적인 클록 활주 신간 및 총체적인 데이타 활주 시간의 합산이고, 상기 총체적인 클록 활주 시간은 연속적인 복수개의 수신기에서 제1수신기로부터 최종 수신기로 상기 마스터 클록 시간을 전달 하는데 걸리는 시간이며 상기 총체적인 데이타 활주 시간은 상기 최종 수신기로 부터 연속적으로 상기 제1수신기에 병렬 데이타를 다시 전송하는데 걸리는 시간이고, 상기 시스템에 내재하며 마스터 클록 신호 및 전송된 병렬 데이타를 수신하는 수신기의 수는 상기 총체적인 활주 시간이 미리 선택된 값을 초과하는 정도인 시스템이고 제1 주파수를 지니는 마스터 클록 신호, 상기 마스터 클록 신호를 적어도 제1 및 제2 수신기에 전송하는 수단.
    상기 제1 및 제2 수신기에 전송된 마스터 클록 신호를 사용하여 제2 주파수를 지니는 제2클록 신호를 상기 제1 및 제2수신기상에 발생기키는 수단, 상기 제2주파수 클록 신호를 사용하여 위상 분리클록 신화와 관련된 주파수를 각기 지니는 복수개의위상 분리 클록 신호를 발생시키도록 상기 제1 및 제2 수신기에 연결된 수단, 상기 제1수신기에서 다수개의 비트 데이터를 직렬로 연속 수신하고상기 직렬 데이타를 제1 저장 수단에 저장시키는 수단. 상기 제1 저장 수단에 저장된 수신된 직렬 데이타를 상기 제2 수신기에 병렬로 전송시키는 수단, 상기 제2수신기상에 발생된 복수개의 위상 분리 클록 신호중 미리 선택된 제2위상 클록 신호를 사용하여 상기 제2 수신기상에 수신된 전송된 병렬 데이타를 내부로 래치하는 제2 수단, 상기 제2수신기상에 발생된 복수개의 위상 분리 클록 신호중 미리 선택된 제2위상 클록 신호를 사용하여 상기 제2수신기상에 수신된 전송된 병렬 데이타를 내부로 래치하는 제2수단, 상기 제2수신기상에 발생된 복수개의 위상 분리 클럭 신호중 미리 선택된 제1위상 클록 신호를 사용하여 병렬로 래치하는 제2수단으로부터 발생된 병렬 데이타를 외부로 스트로브하는 수단, 상기 래치하는 제2수단으로 부터 스트로브된 병렬 데이타를 제2저장 수단에 저장하는 수단, 상기 제2수신기상에 발생된 제2클록신호를 사용하여 상기 제2저장 수단에 저장된 데이타를 직렬로 판독하는 수단을 포함하는 시스템.
  48. 제47항에 있어서, 상기 제1저장 수단에 저장된 수식된 직렬 데이타를 전송하는 수단은 상기 제1저장 수단으로 부터의 수신된 직렬 데이타를 병렬로 판독하도록 상기 제1수신기상에 발생된 복수개의 위상 분리 클록 신호중 미리 선택된 제1 위상 분리 클록 신호를 사용하는 시스템.
  49. 제48항에 있어서, 상기 저장 수단은 상기 제2수신기상에 발생된 복수개의 위상 분리 클록 신호중 미리 선태거된 제1위상 분리 클록 신호를 사용하여 상기 전송된 병렬 데이타를 내부로 래치하는 제1수단을 포함하는 시스템.
  50. 제49항에 있어서, 상기 수신된 직렬 데이타를 검색하도록 사용된 복수개의 위상 분리 클록 신호중 미리 선택된 제1위상 분리 클록 신호는 상기 마스터 클록 신호의 위상 및 주파수와 거의 동일한 위상 및 주파수를 지니는 시스템.
  51. 제47항에 있어서, 상기 복수개의 위상 분리 클록 신호중 미리 선택된 제2위상분리 클록 신호는 상기 래치하는 제2수단용으로 충분한 준비 및 유지 시간을 발생시키며 상기 래치하는 제1수단용으로 충분한 준비 및 유지시간을 발생시키도록 선택되는 시스템.
  52. 제47항에 있어서, 상기 위상 분리 신호의 주파수는 상기 마스터 클록 신호의 주파수와 거의 동일한 시스템.
  53. 제47항에 있어서, 상기 총체적인 활주 시간의 미리 선택된 대략 20㎱ 인 시스템.
  54. 제47항에 있어서, 상기 총체적인 활주 시간의 미리 선택된 값은 상기 병렬 데이타가 상기 제1수신기에 다시 전송되는 경우 상기 전송된 병렬 데이타가 동기되는 정도인 시스템
  55. 제49항에 있어서, 상기 제2수신기상에 발생된 제1의 미리 선택된 위상 분리 클록 신호는 상기 제1수신기상에 발생된 제1의 미리 선택된 위상 분리 클록 신호와 거의 동일한 위상 및 주파수를 지니는 시스템.
  56. 제47항에 있어서, 상기 마스터 클록 신호는 저주파 신호인 시스템.
  57. 제47항에 있어서, 상기 제1주파수는 대략 12.5㎒ 인 시스템.
  58. 제47항에 있어서, 상기 수신기는 백 플레인 보드인 시스템.
  59. 제47항에 있어서, 상기 제2클록 신호를 발생시키는 수단은 상기 마스터 클록 신호의 위상을 위상 동기 루프에 의하여 발새어된 비교 신호에 비교하는 수단을 지니는 위상 동기 루프를 포함하며, 상기 위상 동기 루프에 의하여 발생된 비교 신호 및 마스터 클록 신호 사이의 위상차를 나타내는 오차 신호를 발생시키고, 상기 오차 신호에 응답하여 상기 제2클록 신호를 발생시키는 전압 제어 발진기를 포함하는 시스템.
  60. 제47항에 있어서, 상기 제2주파수는 대락125㎒ 인 시스템.
  61. 제47항에 있어서, 상기 제2클록 신호는 고주파 클록 신호인 시스템.
  62. 제47항에 있어서, 복수개의 위상 분리 클록 신호를 발생시키는 수단은 계수기인 시스템.
  63. 제62항에 있어서, 상기 게수기는 존슨 계수기인 시스템.
  64. 제47항에 있어서, 상기 제1주파수는 이 제1주파수와 관련된 사이클 시간을 지니며 상기 제2클록 신호의 주파수는 상기 데이타를 판독하는 수단이 상기 제1주파수 사이클 시간내에서 상기 제2저장 수단에 저장된 데이타를 직력로 판독하는 정도인 시스템.
  65. 제47항에 있어서, 상기 제2저장 수단은 이 제2저장 수단이 이네이블되는 경우 상기 전송된 병렬 데이타가 상기 제2저장 수단에 저장되도록 상기 제2 수신기상에 발생된 복수개의 위상 분리 클록 신호중 미리 선택된 제1위상 분리 클록 신호에 의하여 이네이블되는 시스템.
  66. 제65항에 있어서, 상기 제1의 미리 선택된 위상 분리 클록 신호는 미리 선택된 위상 수만큼 제2의 미리 선택된 위상 문리 클록 신호로부터 위상 분리되도록 선택되는 시스템.
  67. 제62항에 있어서, 상기 미리 선택된 위상 수는 대략 1-3개 사이에 있는 시스템.
  68. 제59항에 있어서, 상기 비교 신호는 상기 마스터 클록 신호와 거의 동일한 위상 및 주파구를 지니는 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900017126A 1989-10-26 1990-10-25 클록을 분배하는 시스템 및 방법 KR0170390B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US427.794 1989-10-26
US07/427,794 US5058132A (en) 1989-10-26 1989-10-26 Clock distribution system and technique
US427,794 1989-10-26

Publications (2)

Publication Number Publication Date
KR910008585A true KR910008585A (ko) 1991-05-31
KR0170390B1 KR0170390B1 (ko) 1999-03-30

Family

ID=23696316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900017126A KR0170390B1 (ko) 1989-10-26 1990-10-25 클록을 분배하는 시스템 및 방법

Country Status (5)

Country Link
US (1) US5058132A (ko)
EP (1) EP0424774B1 (ko)
JP (1) JPH03209510A (ko)
KR (1) KR0170390B1 (ko)
DE (1) DE69031155T2 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL96808A (en) 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US6751696B2 (en) 1990-04-18 2004-06-15 Rambus Inc. Memory device having a programmable register
US6324120B2 (en) 1990-04-18 2001-11-27 Rambus Inc. Memory device having a variable data output length
US5355124A (en) * 1992-06-09 1994-10-11 Digital Equipment Corporation Wiring concentrator for data networks
EP0613074B1 (en) * 1992-12-28 1998-04-01 Advanced Micro Devices, Inc. Microprocessor circuit having two timing signals
US5444407A (en) * 1992-12-28 1995-08-22 Advanced Micro Devices, Inc. Microprocessor with distributed clock generators
US5444406A (en) * 1993-02-08 1995-08-22 Advanced Micro Devices, Inc. Self-adjusting variable drive strength buffer circuit and method for controlling the drive strength of a buffer circuit
US5523998A (en) * 1993-04-14 1996-06-04 Digital Equipment Corporation Configuration controller for establishing timing signals of a communications network
JPH07143140A (ja) * 1993-11-15 1995-06-02 Fujitsu Ltd ユニバーサル・リンク・コンフィギュレータ
US5524218A (en) * 1993-12-23 1996-06-04 Unisys Corporation Dedicated point to point fiber optic interface
GB9408574D0 (en) * 1994-04-29 1994-06-22 Newbridge Networks Corp Atm switching system
US5742832A (en) * 1996-02-09 1998-04-21 Advanced Micro Devices Computer system with programmable driver output's strengths responsive to control signal matching preassigned address range
US6108726A (en) * 1996-09-13 2000-08-22 Advanced Micro Devices. Inc. Reducing the pin count within a switching element through the use of a multiplexer
GB9706379D0 (en) * 1997-03-27 1997-05-14 Texas Instruments Ltd Network switch
CA2254310C (en) * 1997-11-17 2001-06-05 Mitel Corporation Method of selecting between multiple clock drive sources for a backplane clock signal
US6956920B1 (en) * 1999-03-22 2005-10-18 Altera Corporation Apparatus and method for low power routing of signals in a Low Voltage Differential Signaling system
GB9916212D0 (en) * 1999-07-09 1999-09-15 Simmons Douglas M A system and method for distributing electronic publications
US6462593B2 (en) 1999-07-22 2002-10-08 Sun Microsystems, Inc. Compensation circuit for low phase offset for phase-locked loops
US6584575B1 (en) 1999-08-31 2003-06-24 Advanced Micro Devices, Inc. System and method for initializing source-synchronous data transfers using ratio bits
US6393502B1 (en) 1999-08-31 2002-05-21 Advanced Micro Devices, Inc. System and method for initiating a serial data transfer between two clock domains
KR100366800B1 (ko) * 1999-09-17 2003-01-06 엘지전자 주식회사 전송시스템의 외부클럭 오류 감지장치
US6614862B1 (en) * 1999-12-30 2003-09-02 Sun Microsystems, Inc. Encoded clocks to distribute multiple clock signals to multiple devices in a computer system
US6647507B1 (en) 1999-12-31 2003-11-11 Intel Corporation Method for improving a timing margin in an integrated circuit by setting a relative phase of receive/transmit and distributed clock signals
US6910146B2 (en) * 1999-12-31 2005-06-21 Intel Corporation Method and apparatus for improving timing margin in an integrated circuit as determined from recorded pass/fail indications for relative phase settings
US7035269B2 (en) * 2000-02-02 2006-04-25 Mcgill University Method and apparatus for distributed synchronous clocking
US6813721B1 (en) 2000-09-20 2004-11-02 Stratus Computer Systems, S.A.R.L. Methods and apparatus for generating high-frequency clocks deterministically from a low-frequency system reference clock
JP3580242B2 (ja) 2000-10-25 2004-10-20 セイコーエプソン株式会社 シリアル／パラレル変換回路、データ転送制御装置及び電子機器
JP2006195602A (ja) * 2005-01-12 2006-07-27 Fujitsu Ltd システムクロック分配装置、システムクロック分配方法
US20060222126A1 (en) * 2005-03-31 2006-10-05 Stratus Technologies Bermuda Ltd. Systems and methods for maintaining synchronicity during signal transmission
US20060222125A1 (en) * 2005-03-31 2006-10-05 Edwards John W Jr Systems and methods for maintaining synchronicity during signal transmission
KR100735567B1 (ko) * 2006-01-13 2007-07-04 삼성전자주식회사 반도체 장치의 입출력 테스트 방법 및 장치
US8832336B2 (en) * 2010-01-30 2014-09-09 Mosys, Inc. Reducing latency in serializer-deserializer links
KR20220011904A (ko) * 2020-07-22 2022-02-03 에스케이하이닉스 주식회사 클럭 분배 네트워크 및 이를 이용하는 반도체 장치 및 반도체 시스템

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4185245A (en) * 1978-05-15 1980-01-22 International Telephone And Telegraph Corporation Fault-tolerant clock signal distribution arrangement
US4646324A (en) * 1985-02-11 1987-02-24 United Technologies Corporation Digital information transfer system (DITS) transmitter
JPS63238714A (ja) * 1986-11-26 1988-10-04 Hitachi Ltd クロック供給システム

Also Published As

Publication number Publication date
EP0424774B1 (en) 1997-07-30
DE69031155D1 (de) 1997-09-04
EP0424774A2 (en) 1991-05-02
JPH03209510A (ja) 1991-09-12
KR0170390B1 (ko) 1999-03-30
EP0424774A3 (en) 1992-10-14
DE69031155T2 (de) 1998-03-05
US5058132A (en) 1991-10-15

Similar Documents

Publication Publication Date Title
KR910008585A (ko) 클록을 분배하는 시스템 및 방법
US4435822A (en) Coherent spread spectrum receiving apparatus
KR980006922A (ko) 상보형 분주기를 이용한 고속 클럭 복원 회로
CA2107769A1 (en) Multi-Level Symbol Synchronizer
CA1235186A (en) Bidirectional digital signal communication system
GB1478086A (en) High reliability diversity communications system
GB2089178B (en) Digital signal processing
US4112412A (en) Digital seismic telemetry system
EP0351779A3 (en) Phase adjusting circuit
JP2872012B2 (ja) チャンネル選択方式及びデータ受信装置
EP0105902B1 (en) Synchronization apparatus in transmitting information on a simplex bus
EP0016336A1 (en) Digital signal transmission system
GB1047639A (en) Improvements in or relating to time division transmission systems
EP0389697B1 (en) Serial data receiver
US5198810A (en) One-way data telemetering system utilizing the power supply mains
GB1450022A (en) Pulse-signal synchronization circuits
NL6517225A (ko)
US4910755A (en) Regenerator/synchronizer method and apparatus for missing-clock timing messages
GB1309754A (en) Electrical signalling systems
US4864556A (en) Synchronization arrangements for a digital telecommunications exchange system
US6389553B1 (en) Redundant link delay maintenance circuit and method
EP0282990B1 (en) Digital data multiple conversion system for converting data having a frequency to data having another frequency by a digital stuffing method
SU790356A1 (ru) Устройство синхронизации
SU454702A1 (ru) Устройство дл асинхронного сопр жени в синхронном канале св зи
SU919129A1 (ru) Устройство передачи цифровых сигналов

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091013

Year of fee payment: 12

EXPY Expiration of term