JPH03209510A - クロック分散システム及び技術 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、広い意味においては、バックプレーン分散シ
ステムに関するものであって、更に詳細には、バックプ
レーンデータバス上をバイト幅データを直列的に伝送さ
せるために個々の基板上に高周波数ビットクロックを分
散させる装置及び方法に関するものである。

従来技術 高速通信システムにおいては、データは、しばしば、送
信ステーションから媒体（ファイバ、同軸など）を介し
て受信ステーションへ直列的に送信され、受信ステーシ
ョンは該直列データをバイト幅データ（例えば、８ビツ
ト又は１０ビット幅）へ変換させる。このバイト幅デー
タは、バックプレーンデータバスにおいてホストコンピ
ュータへ又は別のステーションへ分散させることが可能
であり、該コンピュータ又はステーションは、そのバイ
ト幅データを読取り且つそれを直列的に媒体へシフト出
力する。このバイト幅データは、例えば、とットレー）
−Ｘビット数／Ｓ及びバイト−ｙビット数である場合、
バイトレート−ｘ　／　ｙビット数／Ｓであるようなバ
イトレートで該バックプレーンにおいて分散される。

このバックプレーンデータバスは、少なくとも二つのバ
ックプレーン回路基板を一体的に接続するために使用さ
れ、従って、該バックプレーン基板間にポイント毎の接
続を与える手段を提供している。典型的には、例えばＡ
Ｔ、ＶＭＥなどのような特定の基板が、それらの対応す
るＡＴ、ＶＭＥなどのようなバックプレーンバス内にプ
ラグインされる。

単一基板構成においては、高速ビットクロックは、バイ
トクロックへ分割することが可能である。

しかしながら、複数個のバックプレーン回路基板に亘っ
てデータを分散させるためには、データと共に、高周波
数ビットクロック及びストローブパルスを（該バックプ
レーンに亘って）送給することが必要である。該バック
プレーンは、容量的な性質を有するものであり、従って
、該ビットクロックの周波数が高ければ高いほど、ピッ
トクロックのジッタが増加するために、ピットクロック
を分散させることが一層困難となる。更に、該バックプ
レーンデータバスは、ピットクロックとストローブパル
スとの間にスキュー不整合を発生し、それは、送信デー
タへバイトを付加するか又は欠落させることとなる。本
発明は、これらの問題に対処するものであり、且つ特定
のデータ伝送ネットワーク、即ちファイバ分散型データ
インターフェース（ＦＤＤＩ）ネットワークにおける大
きなプロトコル集中器に使用するクロック分散システム
（装置）及び方法を提供している。

ファイバ分散型データインターフェース（ＦＤＤＩ）プ
ロトコルは、アメリカ国家基準協会（ＡＮＳＩ）データ
伝送基準であって、それはオプチカルファイバ伝送媒体
を使用する１００メガビット／秒のトークンリングネッ
トワークに適用される。このＦＤＤＩプロトコルは、ｒ
ＦＤＤＩ概観（ＦＤＤＩ−ａｎ　　ｏｖｅｒｖｉｅｗ）
Ｊ、ダイジェスト・オブ・ペーパーズ・ＩＥＥＥ・コン
ピュータ・ソサエティ・国際会議、Ｃｏｍｐｃｏｎ８７
．１９８７年１月の文献に記載されている。

このＦＤＤＩプロトコルは、メインフレームコンピュー
タの間及びメインフレームコンピュータとそれらの関連
する大量記憶サブシステム及びその他の周辺機器との間
における高性能の相互接続として意図されたものである
。

ＡＮＳＩＳＦＦＤＩ物理的レイヤ媒体依存性（ＦＦＤＩ
　　Ｐｈｙｓｉｃａｇ　Ｌａｙｅｒ　　Ｍｅｄｉｕｍ　
　Ｄｅｐｅｎｄｅｎｔ）、ＤｒａｆｔＲｅｖ、９　（１
，９８９年３月１日）の文献は、マルチステーションネ
ットワークを記載している。

情報は、５ビツトのデータ文字又は「記号」のシーケン
スからなる「フレーム」の形態でＦＤＤＩリング上を伝
送される。ステーション間においてデータを伝送する権
限を意味するものとしてトークンが使用される。

物理的機能（ＰＨＹ）は、隣接するステーションへのハ
ードウェア接続を与え、それは一つのＦＤＤＩステーシ
ョンから別のＦＤＤＩステーションへのリンクを可能と
するオプチカルファイバハードウェア部品を与えている
。該物理的機能は、直列データを同時的に受信し且つ送
信する。該物理的機能の受信機は、該媒体を介しである
ステーションからのエンコードされた直列データストリ
ームを受信し、スタート区切り記号対の認識に基づいて
記号境界を確立し、且つデコードした記号をその関連す
る媒体アクセス制御機能（ＭＡＣ）へ送信する（第１図
）。

第１図を参照すると、ＦＤＤＩデータ伝送ネットワーク
１０の一例を示しである。ＦＤＤＩにおいては、通信ス
テーション１２が、オプチカルファイバ媒体１４．１６
を介して一次リング１４及び二次リング１６へ光学的に
接続されており、それはステーション１２を集中器ステ
ーション２００へ接続している。二次リング１６の目的
は冗長性のためである。ステーション１２において各々
の文字を付した矩形部分Ａ−Ｐ、Ｔ−Ｚは、バックプレ
ーン回路基板を表わしている。（第３図及び第５図にお
ける基板Ａ、　　Ｂ、　Ｎ）。図示例においては、１１
個のステーション１２が設けられており、各ステーショ
ン１２は少なくとも１個のバックプレーン基板Ａ−Ｐ、
Ｔ−Ｘを有している。

基板Ｂ及びＷｌＷ及びＹ、Ｙ及びＵ、Ｕ及びＴｌＣ及び
Ｔ、Ｂ及びＣ１０及びＭ、Ｌ及びＭ、Ｌ及び０．Ｊ及び
ＳＳＫ及びＳ、Ｊ及びＫＳＦ及び１１Ｇ及びＦ、Ｇ及び
Ｉ、Ｄ及びＥは、バックプレーンバス２０によって、バ
ックプレーンにおいて一体的に接続されている。

一次リング上の受信用バックプレーン回路基板（例えば
、ステーションＢにおける基板りは、例えば、ステーシ
ョン２００における基板Ｃからなどの別のステーション
における別の基板からの一次リング１４上の直列データ
を受取る）は、別のステーションにおける他の基板から
それが受取る直列データをバイト幅データへ変換する。

ＦＤＤＩにおいては、直列データレートは１２５ＭＢｉ
ｔ　ｓ　／　ｓであり、且つバイト幅レートは１２．５
Ｍ　ｂ　ｙ　ｔ　ｅ　／　ｓである。該データは、一つ
の基板（例えば基板Ｄ）から、送信用基板りがそれ自身
のデータを受取るまで、隣接する基板へ転送される（例
えば、基板Ｅへ、次いで基板Ｅから基板Ｆへ、基板Ｆか
ら基板Ｇへ、基板Ｇから基板Ｈへ、基板Ｈから基板Ｇへ
、基板Ｇから基板Ｉへ、且つ基板Ｉから基板Ｊへなど）
。

各ステーション１２における各基板Ａ−ＰＳＴ−Ｘは、
別のステーションにおける少なくとも１個の基板をそれ
に対して光学的に接続させることが可能である。従って
、全てのステーション１２は、集中器２００を介して、
−次ＦＤＤＩリング１４へ論理的に接続させることが可
能である。更に、ステーション１２乃至は基板は容易に
バイパスすることが可能であり、又ステーション１２は
、集中器２００を介してＦＤＤＩネットワーク１０内に
容易に挿入することが可能であり、その際に高価な光学
的バイパススイッチを設ける必要性を除去している。

複数個の基板を持ったバックプレーンに亘ってバイト幅
データを分散させるために従来使用されていた方法は、
先入れ先出しくＦ　Ｉ　ＦＯ）方法である。各バックプ
レーン回路基板は、バイト幅ＦＩＦＯメそり又は弾性バ
ッファ及びそれ自身の高周波数ビットクロック及び分割
されたバイトクロックを有している。該基板間のクロッ
ク周波数スキュー即ち歪みは、各基板自身のオンボード
のＦＩＦＯメモリによ−）で調節される。

送信ステーションは、該データ及びそのバイトクロック
を受信ステーションへ送信し、該受信ステーションはそ
れ自身のビット及びバイトクロックを有している。該受
信ステーションは、送信ステーションのバイトクロック
を使用し、て、それ自身の弾性バッファ内に送信データ
をストローブ入力し、且つ、制御回路を使用して、該デ
ータは直列送信のために受信ステーション自身のバイト
クロックによって検索される。ＦＩＦＯアプローチはバ
ックプレーンに亘ってバイト幅データを分散させること
を可能とするが、それは、各バックプレーン基板が、Ｆ
ＩＦＯメモリ及び制御論理回路のみならず、高価な高周
波数クリスタルオシレータを有することを必要とする。

ＦＩＦＯアプローチの別の欠点は、ＦＩＦＯメそりは、
基板毎にデータ送信時間を遅延させるということである
。

目　　的 本発明の目的とするところは、バックプレーンデータ分
散用のバイトクロックを同期させるための単一の集積化
した装置を提供することである。

本発明の別の目的とするところは、バイト幅データの直
列伝送のための高速ビットクロック発生技術を提供する
ことである。本発明の更に別の目的とするところは、基
板が同期される単一のマスターバイトクロックを使用す
る技術を提供することである。本発明の更に別の目的と
するところは、個々のバックプレーン基板へバックプレ
ーン上で分散されるマスターバイトクロックから高周波
数のビットクロックを発生することである。本発明の更
に別の目的とするところは、データが最初に分散された
基板へ復帰する場合にクロック及びデータフライト時間
遅れの両方を相殺する技術を提供することである。

構成 本発明は、リング形態で接続することが可能な複数個の
受信機へ並列的にデータのマルチビット即ち複数個のビ
ットを逐次的に分散させるシステム即ち装置を提供して
いる。本システム（装置）は、第一受信機においてデー
タのマルチビット（複数個のビット）を受信し且つその
直列データを第一格納手段内に格納する手段を有してい
る。

本システムは、第一周波数を持ったマスタークロック信
号を使用しており、そのマスタークロ・ツク信号は、該
受信機のうちの少なくとも第−受信機及び第二受信機へ
送信される。該第一及び第二受信機は、該マスタークロ
ック信号を使用して、第二周波数を持った第二クロック
信号を発生する手段を有している。該第一及び第二受信
機は、更に、該第二周波数クロック信号を使用して、複
数個の位相分離型クロック信号を発生する手段を有し′
Ｃいる。

該直列データは、該第−受信機上で発生される複数個の
位相分離型クロック信号の予め選択した第一のものを使
用して、該第−格納手段から該第二受信機へ並列的に転
送される。該転送並列データは、該第二受信機上の第二
格納手段内に並列的に格納される。該第二格納手段は、
該第二受信機上で発生される複数個の位相分離型クロッ
ク信号の予め選択した第二のものによってイネーブルさ
れる。

該第二格納手段は、該第二受信機上で発生される複数個
の位相分離型クロック信号の予め選択した第一のものを
使用して、該転送並列データをラッチするための第一手
段を有している。該第二受信機上で発生される該位相分
離型クロ・ツク信号の予め選択した第二のものは、該第
−受信機上で発生される位相分離型クロック信号の予め
選択した第一のものとほぼ同一の位相及び周波数を有し
ている。該複数個の位相分離型クロック信号は、該マス
タークロック信号の周波数とほぼ同一の周波数を有して
いる。

該位相分離型クロック信号のうちの予め選択した第一の
ものは、該予め選択した第一位相分離型クロック信号が
、予め選択した数の位相だけ該位相分離型クロック信号
の予め選択した第二のものから分離されるように選択さ
れている。

該第−周波数に関連したサイクル時間内に格納データが
該第二格納手段から直列的に読出されるように、該第二
受信機は、該第二受信機上で発生される第二クロック信
号を使用して、該第二格納手段内に格納されている並列
データを直列的に読出すための手段を与えている。

本システムは、更に、それと関連する全フライト時間を
有しており、該全フライト時間は、全クロックフライト
時間と全データフライト時間との和であり、該全クロッ
クフライト時間は、第一受信機から最後の受信機へ該複
数個の受信機のシーケンスにおいてマスタークロック信
号を転送するのにかかる時間であり、且つ該全データフ
ライト時間は、最後の受信機から最初の受信機へ戻るシ
ーケンスにおいてデータを並列的に転送するのにかかる
時間である。従って、本システム内の受信機の数は全フ
ライト時間に影響を与える。本システム内の受信機の数
が全フライト時間が予め選択した数を超えるようなもの
である場合には、第二受信機は、第二受信機上で受信し
た転送並列データをラッチするための第二手段を使用す
る。第二受信機上で発生される複数個の位相分離型クロ
ック信号のうちの予め選択した第二のものを使用して、
該転送並列データは該ラッチ用第二手段へラッチ入力さ
れ、且つそれは、該格納手段へ入力するために、該第二
受信機上で発生される複数個の位相分離型クロック信号
の予め選択した第一のものを使用して、該ラッチ用第二
手段からラッチ出力される。該複数個の位相分離型クロ
ック信号のうちの予め選択した第二のものは、該ラッチ
用第二手段に対して十分なセットアツプ及びホールド時
間を発生し且つ該ラッチ用第一手段に対して十分なセッ
トアツプ及びホールド時間を発生すべく選択されている
。

実施例 以下、添付の図面を参考に、本発明の具体的実施の態様
について詳細に説明する。

第２図を参照すると、クロック分散装［１００（ＣＤＤ
）のブロック図が示されている。ＣＤＤｌｏｏは、単一
の通信ステーションにおいて使用することが可能であり
、又それはコンセントレータ即ち集中器において使用す
ることも可能である。

集中器（第１図における２００）は、データのマルチビ
ット即ち複数個のビットがリング形態に接続されている
複数個の受信機へ並列して逐次的に分散されるように、
幾つかの通信ステーション（第１図における１２）をネ
ットワーク（第１図におけるネットワーク１０）の形態
で接続するために使用される。リング形態の一例は、前
述したＦＤＤＩ）−クンリング形態である。

局所的オシレータ１２０（第３図）によって発生される
ユーザが選択可能な基準クロック信号２１２は、マスタ
ークロック信号ＭＳＴＲＯ５ＣＩ２０ｂ又はバックプレ
ーンクロック信号ＢＡＣＫＯＳＣ１２０ａの何れかであ
る。選択されたクロック信号１２０ａ、１２０ｂは、マ
ルチプレクサ（ＭＵＸ）１１０を介して選択される。好
適実施例においては、基準クロック信号２１２は低周波
数クロック信号である。特に、それは１２．５ＭＨｚ信
号であって、マスター１２．５ＭＨｚクリスタルオシレ
ータ１２０（第３図）によって発生サレル。従ッテ、Ｍ
ＳＴＲＯ５Ｃ信号１２０ｂ及びＢＡＣＫＯ５Ｃ信号１２
０ａは同一の周波数を有している。クロック信号１２０
ａ又は１２０ｂは、ＣＤＤｌｏｏが単一スチージョンに
おいて使用されているか又は集中器（第１図における２
゜Ｏ）において使用されるかに基づいて選択される。

（ＣＤＤｌｏｏが単一スチージョンとして使用さレル場
合ニハ、ＭＳＴＲＯＳＣ信号１２０ｂが選択され、一方
、ＣＤＤｌｏｏが集中器として使用される場合には、Ｂ
ＡＣＫＯ５Ｃ信号１２０ａが選択される。） 選択された基準クロック信号１１６は、フェーズロック
ループ（ＰＬＬ）１０２内へ入力され、ＰＬＬ１０２は
、位相比較器１０４を有しており、位相比較器１０４の
エラー信号１２７は、ローパスフィルタ（ＬＰＦ）１０
６へ供給され、ＬＰＦ１０６は電圧制御型オシレータ（
ＶＣＯ）１０８を制御する。好適実施例においては、Ｖ
ＣＯ１０８は１２５ＭＨｚオシレータであり、それは１
２５ＭＨｚクロック信号（ＴＸＣＬＫ）１２４を発生す
る。ＶＣ０１０８は、又、１２５ＭＨｚの任意の倍数と
することが可能であり、且つ１２５ＭＨｚクロック信号
１２４を発生すべくスケールダウンすることが可能であ
る。

選択されたクロック信号１１６は、位相比較器１．０４
内へ入力され、比較器１０４は、選択したクロック信号
１１６の位相及び周波数を、フィードバック信号］２３
の位相及び周波数と比較し、尚フィードバック信号１２
３は、複数個の選択可能な低周波数局所的バイトクロッ
ク信号ＬＢＣＩ−ＬＢＣ５のうちの一つであり、選択さ
れる局所的バイトクロック信号は外部的ジャンパ（不図
示）によって選択される。

位相比較器１０４は、フィードバック信号１２３と選択
したクロック信号１１６との間の位相差を表わすエラー
信号１２７を発生する。エラー信号１２７は、ローパス
フィルタ１０６によってフィルタされ且つそのフィルタ
されたエラー信号１２５はＶＣＯ１０８へ入力される。

このフィルタされたエラー信号１２５は、ＶＣ０１０８
を増加又は減少するために使用され、従ってＶＣＯＩＯ
８は、選択したクロック信号１１６との位相をロックす
る。ＶＣ０１０８が実質的に選択したクロック信号１１
６と同位相である場合、エラー信号１２７はほぼ０であ
る。

ＶＣ０１０８は、高周波数クロック信号（ＴＸＣＬＫ）
１２４を発生し、それは、好適実施例においては、１２
５ＭＨｚクロック信号である。従って、この高周波数ク
ロック信号１２４は、フェーズロックループ１０２へ人
力される低周波数クロック信号１１６から発生される。

この高周波数クロック信号１２４は、送信クロック信号
（ＴＸＣＬＫ）と指称され、信号ＴＸＣＬＫが差動出力
を有するように、ＥＣＬバッファ１１２によってＥＣＬ
信号へ変換される。

送信クロック信号１２４は、更に、ジョンソンカウンタ
１１４内へ入力される。ジョンソンカウンタ１１４は、
高周波数クロック信号１２４を、複数個の低周波数局所
的バイトクロック信号ＬＢＣ１−ＬＢＣ５へ分割する。

好適実施例においては、ジョンソンカウンタ１１４は、
１０進、５ビツトシフトレジスタであり、且つ高周波数
クロック信号１２４を５個の低周波数局所的バイトクロ
ック信号ＬＢＣＩ−ＬＢＣ５へ分割する。高周波数信号
１２４は１２５ＭＨｚの周波数を有しているので、ジョ
ンソンカウンタ１１４は、各々が１２．５ＭＨｚの周波
数を持った五つの局所的バイトクロック（ＬＢＣ）信号
を出力する。好適実施例においては、８又は１６ｎｓの
選択可能な位相（ＳＥＬ　　ＰＨＡＳＥ）も、ジョンソ
ンカウンタ１１４内へ入力され、従−１て発生された局
所的バイトクロック信号ＬＢＣＩ−ＬＢＣ５は位相が分
離されている。

フェーズロックループ１０２は、フィードバック信号１
２３を局所的バイトクロック信号（ＬＢＣｌ−ＬＢＣ５
）の一つへ接続させることによって、外部的に閉じられ
ている。好適実施例においては、ＬＢＣＩ信号は、該ル
ープを閉じるためにフィードバック信号１２３を接続す
る信号として選択される。

ジョンソンカウンタ１１４からの第一信号ＬＢＣｌは位
相遅延されていないので、第一信号ＬＢＣｌの位相及び
低周波数基準クロック信号２１２の位相はほぼ同一であ
る。それらの間の何らかの位相差は無視可能なものであ
る。

ロードイネーブル信号（ＬＯＡＤＥＮＢ）及び第一局所
的バイトクロック信号ＬＢＣＩは同一の発生源から発生
される。ＬＢＣＩ信号はＴＴＬ信号であり、一方ＬＯＡ
ＤＥＮＢ信号は差動的ＥＣＬ信号である。ＥＣＬバッフ
ァ１１３は、ＬＯＡＤＥＮＢ信号を差動的な１００にコ
ンバチな出力へ変換する。

第６ａ図及び第６ｂ図を参照すると、第２図のクロック
分散装置１００に対して、低位相が選択された場合（例
えば、８ｎ　ｓ）の局所的バイトクロック信号ＬＢＣ１
−ＬＢＣ５の間の位相関係を第６ａ図に示してあり、且
つ高位相を選択（例えば１６ｎｓ）した場合を第６ｂ図
に示しである。

特に第６ａ図を参照すると、局所的バイトクロック信号
ＬＢＣＩ−ＬＢＣ５の間の所望の位相分離が８ｎｓであ
る場合、ＳＥＬ　　ＰＨＡＳＥはイネーブルされず、論
理低状態のままに止どまる。ＬＢＣＩ−ＬＢＣ５クロッ
ク信号は、８ｎｓだけ位相分離されており、従ってＬＢ
Ｃ５信号及びＬＢＣ１信号は３２ｎ　ｓ位相が離れてい
る。

特に第６ｂ図を参照すると、局所的バイトクロック信号
ＬＢＣＩ−ＬＢＣ５を１６ｎｓたけ位相分離させるため
に、ＳＥＬ　　ＰＨＡＳＥが選択される。ＳＥＬ　　Ｐ
ＨＡＳＥを交互にアサート（活性化）することによりク
ロック信号を反転させる。

従って、好適実施例においては、ジョンソンカウンタ１
１４によって発生される信号の各々が１６ｎｓ離れてい
るように、ＬＢＣ２信号及びＬＢＣ４信号は反転される
。

ＬＯＡＤＥＮＢ信号は、バイト幅データ（第３図及び第
５図における２１４）をバックプレーンから送信シフト
レジスタＴＸＳＲ内ヘロードするために使用され、且つ
直列データが、送信クロック信号ＴＸＣＬＫ１２４　（
第３図乃至第５図におけるＴＸＳＲ）を使用して、シフ
ト出力される。

ロードイネーブル信号ＬＯＡＤＥＮＢは、低周波数基準
クロック信号２１２とほぼ同一の周波数を有している。

好適実施例においては、ＣＤＤ］、００がＦＤＤＩシス
テムにおける集中器２００において使用されており、第
二局所的バイトクロック信号（例えば、ＬＢＣ２）は、
送信シフトレジスタＴＸＳＲ（第３図乃至第５図）内に
ロードする前に、バックプレーンからバイト幅データ２
１４をラッチ出力するためのストローブ信号として使用
される。ＬＯＡＤＥＮＢ信号は、好適実施例においては
、約８乃至２４ｎｓだけ、選択した局所的バイトクロッ
ク信号（Ｌ　Ｂ　Ｃ２）をリード即ち先行する。ロード
イネーブル信号ＬＯＡＤＥＮＢとして及びストローブ信
号（Ｌ　Ｂ　Ｃ２）として選択される信号は、それらの
間に１乃至３個の位相の位相分離が存在するように選択
される。ＬＯＡＤＥＮＢ信号は、ストローブ信号をリー
ド即ち先行する。

第１図及び第３図を参照すると、各バックプレーン基板
Ａ、Ｎ、Ｂ上においてＣＤＤｌｏｏを使用する小型の集
中器２００を示している。１個のボード即ち基板は、マ
スターバックプレーン基板ボードＡとして示してあり、
その他の基板ボードＮ、Ｂはスレーブ基板として示しで
ある。集中器は、バックプレーン基板に亘って分散して
いるステーションＡ、Ｂ、Ｎ、Ｃ，Ｄ、Ｅ、Ｆから直列
データを受取ることを可能とし、基板と基板との間では
並列的に送信することを可能とする。好適実施例におい
ては、データ２１４の１０ビツトが並列的にバックプレ
ーンに亘って分散されており、［バックプレーン（ｂａ
ｃｋ　　ｐｊ７　ａｎｅ）Ｊは、−ツのバックプレーン
基板からのデータを集中器２００内の一つ又は複数個の
バックプレーン基板へ分散させることを意味している。

前述した如く、小型集中器２００においては、バックプ
レーンにおける基板Ａ、Ｂ、Ｎの数は、並列データ２１
４を該バックプレーンにおけるリング形態に接続された
全ての基板へ逐次的に分散させるのにかかる時間（フラ
イト時間）が最小（例えば、２０ｎｓ未満）であり、従
って補償する必要がないようなものである。対照的に、
大型集中器３００（第５図）においては、スレーブバッ
クプレーン基板の数は、基板間のフライト時間が補償さ
れねばならないようなものである。そうでない場合には
、データ２１４が基板から基板へ伝送される場合にフラ
イト時間が補償されない場合には、データ２１４かそれ
の発生源である基板（マスター基板２００）へ帰還する
場合に同期されたものではなくなる。

マスター基板Ａとして指定した基板はマスターオシレー
タ１２０を有しており、それは、低周波数クロック信号
２１２（クロック信号２１２）を全てのスレーブ基板Ｎ
、Ｂへ供給する。この様に、バックプレーン基板のうち
のただ一つ（即ち、マスター基板）のみが、マスター低
周波数クロック１２０を有することが必要であるに過ぎ
ない。

バックプレーン基板Ａ、Ｎ、Ｂの各々の上のＣＤＤｌｏ
ｏは、マスターオシレータ１２０によって発生される低
周波数クロック信号２１２を受取る。（前述した如く、
ＣＤＤｌｏｏが集中器２００、　３００　（第３図、第
５図）において使用される場合、ＢＡＣＫＯ３Ｃ信号１
２０ａが選択される。ＣＤＤｌｏｏが単一ステーション
（即ち、集中器においててはなく）において使用されて
いる場合、ＭＳＴＲＯ３Ｃ信号１２０ｂが選択される。

） 好適実施例においては、ステーションＡ、Ｂ。

Ｎ及び集中器２００は、例えばオプチカルファイバ、同
軸ケーブルなどのような媒体によって、次リング（Ｐ）
及び二次リング（Ｓ）からなる２力ウンタ回転リングを
介して、一体的に接続されている。−次リング（Ｐ）及
び二次リング（Ｓ）は一体的にトランクリング（乃至は
、カウンタ回転リング）を形成している。マスター基板
Ａへ結合されているステーションＡ、Ｂ、Ｎは、このト
ランクリングを介して接続されている。該トランクリン
グは、直列データボートＴ及びＣを介してマスターバッ
クプレーン基板Ａへ接続されている。

好適実施例においては、マスター基板Ａへ接続された３
個のユーザステーションＡ、　Ｂ、　Ｎが存在している
が、任意の数のユーザステーションを接続させることが
可能である。例えば、ユーザステンヨンＡは、−次リン
グ（Ｐ）上のバックプレンマスター基板Ａへ一部直列デ
ータ２０８（「直列データ」と呼称する）マスター基板
Ａへ結合されている各ユーザステーションも、二次リン
グ（Ｓ）（それは、該媒体によってマスター基板Ａへ接
続されている）を介してマスター基板Ａヘデータ信号２
０８Ｓを送給し、冗長及び欠陥分離を行なう。

例えば、ステーションＡは、集中器２００の上流側ステ
ーションである。以下に説明する如く、例えば、ステー
ションＡからの直列データ２０８はマスター基板Ａ上で
脱直列され（即ち、並列データへ変換され）且つその脱
直列化データ２１４は、該バックプレーンを介して、ス
レーブ基板Ｂ及びＮヘバスされる。基板Ｂ及びＮは、ス
レーブステーション（即ち、ステーションＦ、Ｅ、Ｄ。

Ｃ）を−次トランクリング（Ｐ）へ論理的に接続する直
列ボートＵ、Ｙ、Ｗ、Ｂを有している。特に、図示例に
おいては、ステーションＡからの脱直列データ２１４は
、以下の順序で該スレーブステーションへパスする。即
ち、ステーションＡからマスター基板Ａへ、次いてスレ
ーブ基板Ｂへ、該データはスレーブ基板Ｂからステーシ
ョンＦへ伝送され、次いてステーションＥへ伝送され、
次いで該データは並列的にスレーブ基板Ｎへ伝送され、
そこで該データは直列的にステーションＤへ伝送され次
いでステーションＣへ伝送される。

最後のバックプレーン基板Ｎは、脱直列化データ２１４
をマスター基板Ａへ戻し、そこでデータ２１４は直列化
され且つ一部リング上へ戻されて下流側ステーションＢ
ヘバスされる。ステーションＢから、直列データ２０８
はステーションＮへ送給され、次いでそのデータがステ
ーションＡから発生した上流側ステーションへ戻される
。

スレーブステーションＣ−Ｆも、例えばオプチカルファ
イバなどのような媒体を介して、スレーブ基板Ｎ及びＢ
へ結合されているが、それらは物理的にトランクリング
の一部を構成するものではない。むしろ、それらは、論
理的に一部リングに接続されている（即ち、それらは−
次データ２０８によって接続されている）。

図示した如く、二つのスレーブステーションＣ及びＤと
ステーションＥ及びＦが、それぞれ、スレーブ基板Ｎ、
Ｂの各々へ接続されている。スレーブ基板へ接続するこ
とが可能なスレーブステーションの数は２個に制限され
るものではなく、バツクプレーン基板の物理的寸法がそ
れに接続することが可能なスレーブステーションの数を
決定する。例えば、ＩＢＭ　　ＡＴボード（基板）は単
に一つのステーションをサポートすることが可能である
に過ぎないが、ＶＭＥボード（基板）は、ＡＴ基板より
も物理的に大きいので、最大で４個のスレーブステーシ
ョンまでサポートすることが可能である。前述した如く
、小型の集中器２００内のスレーブ基板Ｎ、　　Ｂの数
は、バックプレーンにおいて分散された場合のクロック
信号２１２及びデータ信号２１４の全フライト時間遅延
によって制限される。

各ユーザステーション（即ち、ステーションＡ−Ｆ、Ｎ
）は、ＰＩＮダイオードを持ったオプチカルファイバ受
信機（ＦＯＲＸ）及びオプチカルファイバ送信機（ＦＯ
ＴＸ）によって基板Ａ、Ｂ。

Ｎへ結合されている。ユーザステーション（ステーショ
ンＡ）からの直列データ２０８は、オプチカルファイバ
受信機ＦＯＲＸによって受信され、且つその受信データ
ＲＸＤは１２５ＭＨｚクロック信号ＲＸＣを発生する埋
蔵型ＰＬＬを持ったクロック回復装置（ＣＨＤ）内へ入
力される。このＲＸＣクロック信号は、ＲＸＣ信号の下
降エツジがＲＸＤ信号の任意のエツジと同位相でロック
するように、受信データＲＸＤと同位相である。受信直
列データＲＸＤは、受信シフトレジスタ（ＲＸＳＲ）内
へ入力され、該受信シフトレジスタは、ＦＤＤＩ構成に
おいては、ＦＤＤＩ標準物理的レイヤの一部とすること
が可能である。この物理的レイヤは、データを、エンコ
ードし、デコードし、直列化させ且つ脱直列化させ、且
っＡＮＳＩ基準に適合するものである。好適実施例にお
いては、この物理的レイヤは、物理的レイヤ制御器チッ
プ（ＰＬＡＹＥＲ）１５６の一部である。

各基板上の同様の構成部品には、同様の参照番号（記号
）を付しである。更に、二次データリング専用の冗長な
構成部品は、同様の参照番号（記号）にｒＳＪを付して
示しである。二次リングＳに対処するために、マスター
基板Ａ及びステーションＡ、Ｂ、Ｎは、２個のプレイヤ
（Ｐｊ７ａｙｅｒ）チップ１５６と、２個のオプチカル
ファイバ受信機２１８．２１８Ｓと、２個のオプチカル
ファイバ送信機２２０．２２０５とを有している。

二次リングからの冗長データ２０８ｓ専用の構成部品は
、−次リングＰ専用の構成部品と同様にそれを動作させ
、従ってその詳細な説明は割愛する。

プレイヤチップ１５６は二つのセクションに分割されて
いる。即ち、受信機１５６ａ　（ＲＸ）と送信機１５６
ｂ　（ＴＸ）とである。受信機１５６ａは、受信シフト
レジスタＲＸＳＲを有しており、それはＣＨＤから直列
データＲＸＤを受信し、それを脱直列化させ、且つ受信
バイトクロックＲＢＣ（好適実施例においては、１２．
５ＭＨｚｆＷ号）を発生し、且つ直列データＲＸＤを並
列ｎビット幅データ１６０に変換し、そこで該ｎビット
データはバイト幅データとして画定される。ＦＤＤＩ構
成においては、受信シフトレジスタＲＸＳＲがらの並列
ｎビット幅データ１６０は、１０ビット幅であり、且つ
この１０ビット幅データ１６０は弾性バッファＥＢ内へ
入力される。この１０ビツトバイト幅データ２１４は、
８ビツトのデータと、１個の制御ビットと、１個のパリ
ティビットから構成されている。

弾性バッファＥＢは、二つのクロック信号を使用し、即
ち受信バイトクロック信号ＲＢＣと、入力データ２０８
を受信する基板（例えば、基板Ａ）上の局所的ＣＤＤ１
００によって発生されるバイトクロック信号ＬＢＣＩ−
ＬＢＣ５のうちの一つである。受信バイトクロック信号
ＲＢＣは、入力並列データ信号１６０を弾性バッファＥ
Ｂ内へ書込むために使用され、一方局所的バイトクロッ
ク信号（例えば、ＬＢＣ２）は、弾性バッファＥＢから
バイト幅データ信号１６０を読取るために使用される。

弾性バッファＥＢ内に一時的に格納されているバイト幅
データ１６０をクロック出力させるために局所的クロッ
ク信号ＬＢＣ２のうちの一つを使用することにより、並
列データ１６０が既知の局所的周波数に再同期される。

弾性バッファＥＢ内に格納されているバイト幅データ信
号１６０は、選択した局所的周波数クロツク信号ＬＢＣ
２を使用することにより選択した局所的周波数クロック
信号ＬＢＣ２に対して同期され、弾性バッファＥＢから
並列的２１４にデータ信号１６０を読出す。従って、弾
性バッファＥＢは、任意の上流側ステーションから受信
したバイト幅データ信号１６０を同期させ且つデスキュ
ー（歪み除去）させる。なぜならば、集中器２００内の
各基板Ａ、Ｎ、Ｂ上の弾性バッファＥＢは、それらのＣ
ＤＤ１００内の同一のマスタークロック信号２１２を使
用して、はぼ同一の位相及び周波数を持った局所的バイ
トクロック信号ＬＢＣＩＬＢＣ５を発生させるからであ
る。好適実施例においては、この局所的周波数クロック
信号は１２．５ＭＨｚ信号である。

弾性バッファＥＢから読出されるデータ信号は、送信デ
ータ信号２１４と呼称される。なぜならば、それは、バ
ックプレーンデータバスを介して背面において集中器２
００内の次のバックプレーン基板（例えば、基板Ｂ）へ
送信されるからである。

例えば、同期送信データ信号２１４かマスター基板Ａか
ら次の基板Ｂへ送信される場合、データ信号２１４はス
レーブ基板Ｂ上の送信機１５６ｂによって受信される。

従って、基板Ａへ結合されているステーションＡから受
信した直列データ２０８は、バックプレーンにおいてバ
イト幅データ２１４として送信される。データ２１４の
１０ビツトが並列的に同時的に送信されるので、送信の
ために１２．５ＭＨｚの帯域幅が必要とされるに過ぎな
い。従って、バックプレーン基板Ａ、Ｎ、Ｂ間において
並列データ２１４を送信するために１２．５ＭＨｚ周波
数クロック信号が必要とされるに過ぎない。

各バックプレーン基板上の各ＣＤＤ１００内のフェーズ
ロックループ１０２（第２図）は、マスター基板Ａから
低周波数マスタークロック信号２１２　（ＢＡＣＫＯ５
Ｃ）を受取り、且つその信号２１２を使用して高周波数
送信クロック信号ＴＸＣＬＫを発生する。送信クロック
信号ＴＸＣＬＫは、局所的に使用されて（即ち、それが
発生される基板Ａ、　Ｎ、　　Ｂ上）、受取りた並列デ
ータ信号２１４を直列形式に変換し、従ってデータ信号
２］４は次のスレーブステーション（例えば、ステーシ
ョンＣ，Ｄ、Ｅ、Ｆ）に対してオプチカルファイバ媒体
上に分散させることが可能である。

第４図及び第６図を参照すると、並列送信データ信号２
１４の１０ビツトは、送信機１５６ｂの一部である内部
ラッチ（ＬＡＴＣＨ）によって受取られ、且つ並列デー
タ２１４の１０ビツトは弾性バッファＥＢからバイト幅
データ信号１６０を読出すために上流側基板上で使用さ
れる局所的バイトクロック信号とほぼ同一の位相を持っ
た局所的バイトクロック信号によってラッチ（ＬＡＴＣ
Ｈ）内にクロック入力される。従って、並列データ２１
４を受取る下流側基板（基板Ｂ）上で発生されるＬＢＣ
２クロック信号は、データ信号２１４をラッチＬＡＴＣ
Ｈ内に並列的にクロック入力するために使用される。並
列データ信号２１４は、ロードイネーブル信号ＬＯＡＤ
ＥＮＢの上昇エツジで送信シフトレジスタＴＸＳＲ内に
同時的にロードされる。ＬＯＡＤＥＮＢ信号は、送信デ
ータ信号２１４を受取る基板（例えば、基板Ｂ）上で発
生され、且つそれは、何時送信データ信号２１４が送信
シフトレジスタＴＸＳＲ内にロードされるべきであるか
を制御するために使用される。前述した如く、受信機上
の弾性バッファＥＢからデータをストローブ出力させる
ため及びシフトレジスタＴＸＳＲを送信機の内部ラッチ
（ＬＡＴＣＨ）に−時的に格納したデータでロードする
ために選択された局所的バイトクロック信号の位相は、
はぼ同一の位相及び周波数を有している。しかしながら
、それらとＬＯＡＤＥＮＢ信号として選択される局所的
バイトクロック信号との間には１乃至３サイクルの位相
差が存在している。

前述シタ如＜、ＬＯＡＤＥＮＢ信号は１２，５ＭＨｚク
ロック信号であり、それは送信データ信号２１４を受取
る基板（例えば、基板Ｂ）上の局所的ＣＤＤ１００によ
って発生されるものである。

局所的ＣＤＤ１００は、更に、局所的に使用するために
、高周波数送信クロック信号ＴＸＣＬＫを発生する。好
適実施例においては、送信クロツク信号ＴＸＣＬＫは１
２５ＭＨｚ信号である。送信クロック信号ＴＸＣＬＫは
、ＬＯＡＤＥＮＢ信号と共に、送信シフトレジスタＴＸ
ＳＲ内に入力される。ＬＯＡＤＥＮＢ信号は１２．５Ｍ
Ｈｚ信号であるので、それは、１２５ＭＨｚ送信クロッ
ク信号ＴＸＣＬＫよりも１０倍遅い。従って、送信クロ
ック信号ＴＸＣＬＫは、ロードイネーブル信号ＬＯＡＤ
ＥＮＢが一度パルス動作する期間中（１クロツクサイク
ル）に、１０回パルス動作する。局所的に発生された高
周波数クロック信号ＴＸＣＬＫは、送信シフトレジスタ
ＴＸＳＲ内に格納されている送信データ信号２１４を、
１２５Ｍｂｔｓで、直列的に読出すために使用される。

ブタ２１４の全ての１０ビツトは、１２．５ＭＨ２のＬ
ＯＡＤＥＮＢパルスの次の上昇エツジがシフトレジスタ
ＴＸＳＲによって受取られる前に、送信シフトレジスタ
ＴＸＳＲから読出される。シフトレジスタＴＸＳＲから
クロック出力される直列データは、ＴＸＣＬＫの下降エ
ツジによってｒＴＸＤ信号」として指定される。

１低周波数クロックサイクルにおいて、送信シフトレジ
スタＴＸＳＲ内に格納されている並列データ信号２］４
をクロック出力するために高周波数クロック信号ＴＸＣ
ＬＫを使用することにより、並列データ信号２１４が直
列的に読出され、その際にバックプレーンデータバスを
介して送信される並列データ信号２１４を直列データ形
式へ逆変換させる。直列信号ＴＸＤは、ＬＥＤを持った
オプチカルファイバ送信機ＦＯＴＸによって受取られ、
該ＬＥＤは、電気信号を光パルスに変換して、基板Ｂに
結合されているスレーブステーションＦへ送信する。

ＲＸＣクロック信号及び送信クロック信号ＴＸＣＬＫの
両方とも高周波数の１２５ＭＨｚクロック信号であるが
、これら二つの信号は、±５０ｐｐｍたけ異なることが
可能である。なぜならば、各基板上の各ＣＲＤは、遠隔
ステーションから送信された直列データ信号２０８から
それ自身のＲＸＣ信号を発生するからである。しかしな
がら、各基板Ａ、Ｎ、Ｂ上の各ＣＤＤ１００はマスク基
板Ａ上のマスターオシレータ１２０から同一の低周波数
クロック信号２１２を受取り且つ集中器内の各基板Ａ、
Ｎ、Ｂはその信号２１２を使用して高周波数送信クロッ
ク信号ＴＸＣＬＫを発生するので、各基板上のＴＸＣＬ
Ｋ信号はほぼ同一の周波数を有している。

第７ａ図乃至第７Ｃ図及び第２図を参照すると、バック
プレーンにおいて並列データを分散させるための第３図
の小型集中器２００に対応するタイミング線図が示され
ている。前述した如く、バックプレーン基板Ａ、Ｎ、Ｂ
の各々の上のＣＤＤＩｏｏは、マスター基板Ａ上のマス
ターオシレータ１２０によって発生される低周波数クロ
ック信号２１２を基準としている。

特に第２図及び第７ａ図を参照すると、マスク基板Ａ出
力用の送信タイミング線図が示されている。ＬＢＣＩ信
号はフェーズロックループ１０２を閉じるためのフィー
ドバック入力信号１２３へ接続するための信号として選
択され、且つそれはクロック信号２１２とほぼ同一の位
相及び周波数を有している。ＬＢＣ２クロ・ツク信号は
、８ｎｓだけＬＢＣＩ信号から遅れる。前述した如く、
好適実施例においては、ＬＢＣ２クロック信号は、弾性
バッファＥＢから並列データ１６０をストローブすべく
選択される局所的ノ（イトクロック信号である。ｔｄは
、前のクロックサイクル（ＤＡＴＡ　　０ＵＴ）２１４
からの並列データが、ＬＢＣ２クロック信号の先端エツ
ジによって弾性！＜・ソファＥＢからストローブ出力さ
れて有効となるのにかかる時間である。好適実施例にお
いては、ｔ。

＝３５ｎ　ｓである。ｉ　ａｕａｌ＊ｌｎは、前のクロ
・ツクサイクルからの並列データ信号２１４が、ＬＢＣ
２信号の先端エツジの後に変化する最も早い時間である
。図示した如く、ｊ　＠ｕ＊１ｍｌ、ｉ　−１，Ｏｎ　
Ｓである。

第７ｂ図を参照すると、小型集中器２００内の最後の基
板Ｎの（ＤＡＴＡ　　ＩＮ）においてブタを受取り且つ
（ＤＡＴＡ　　０ＵＴ）からデータを送信するためのタ
イミング線図が示されている。

ＬＢＣＩは、ＢＡＣＫＯ５Ｃクロック信号２１４を使用
して基板Ｎ上のＣＤＤによって発生される局所的バイト
クロック信号である。

ｔ＋ｊ＋＊ｙ＋。Ｌｏは、クロック信号２１２が、マス
ター基板Ａから最後の基板Ｎへ移動するのに必要な最大
時間である。好適実施例においては、ｔ　ｔＩ＋ｔｈｔ
＋ｃＬ＋ｎ　＝　２０　ｎ　ｓであり、それは、クロッ
ク信号２１２が、マスター基板Ａから集中器２００内の
最後の基板Ｎへ移動するのに２０ｎ　ｓかかることを意
味している。従って、クロック信号２１２を使用して最
後の基板Ｎ上で発生されるＬＢＣＩ信号は、マスター基
板Ａ上で発生されるＬＢＣＩ信号（第７ａ図）から２０
ｎｓだけ遅れる。

基板Ｎ上で発生されるＬＢＣ２信号は、ＬＢＣ１信号か
ら３ｎｓだけ遅れる。

ｊ　ｓｋｔｗは、クロック信号２１２が並列データ信号
（ＤＡＴＡ　　ＩＮ）２１４を送信する基板（基板Ｂ）
から受信基板（基板Ｎ）へ移動するのにかかる時間と、
並列データ２１４　（ＤＡＴＡ　　ＩＮ）か送信基板（
基板Ｂ）から受信基板（基板Ｎ）へ移動するのにかかる
時間との間の時間差である。

ｉ　＄ＩＩＩｕｐは、受信データ（ＤＡＴＡ　　ＩＮ）
２１４が、そのデータがサンプルされる前において有効
状態を維持する時間期間である。該データは、ＬＢＣ２
クロック信号の先端エツジが発生する時に有効なものと
して画定され、且つ該データは送信機１５６ｂ上のラッ
チ内に読込まれる。必要とされる最小のセットアツプ時
間は５ｎｓである。

このセットアツプ時間の期間中に、ロードイネーブル信
号ＬＯＡＤＥＮＢが、送信シフトレジスタＴＸＳＲをイ
ネーブルさせ、且つ該ラッチ内に格納されている前のク
ロックサイクルからのデータが送信シフトレジスタＴＸ
ＳＲ内に並列的に読出される。

ｔｈ、、、＋＋は、ＬＢＣ２クロック信号のナンプリン
グ先端エツジの後並列データ２１４　（ＤＡＴＡＩＮ）
が有効状態を維持し且つ不変のままである時間期間であ
る。必要とされる最小のホールド時間はＯｎｓである。

前の基板（基板Ｂ）からのクロック信号２１２のフライ
ト時間か、前の基板（基板Ｎ）からのデータ信号の（Ｄ
ＡＴＡ　　ＩＮ）２１４のフライト時間よりも小さい場
合、ｉ　ｓｋｅｗがｊｈｅｊｄを増加し且つｔ。ｌｕｐ
を減少させる。逆に、クロック信号２１２が、データ信
号２１４　（ＤＡＴＡ　　ＩＮ）が受取られた後に到着
する場合、ｆｈｏ□が減少し且つｔ　５ｅｔｕｐが増加
する。ｔ、。１１時間よりもより多くのｔ　＠ＩＩｔ＋
Ｄ時間を有することは、より望ましい。なぜならば、ク
ロック信号フライト時間よりもより長いデータフライト
時間を可能とするためにより多くの時間が与えられるか
らである。

最大ｊ　、に、、−ｊ　５ｕｓｔａｉｎ　−ｊ　ｈｅｊ
ｄである。スレーブ基板Ｎ、Ｂの場合、ｆｈｅｊｄ及び
ｔ　ｓｅ＋＋＋ｐは以下の如くに決定される。

ｆ　ｈｏｊｄ””　Ｌ　ａｕａ＋ｓｌｎ　　ｉ　ｓｋｅ
ｗ　　　　　　（１）ｔ、やｌｕｐ　−Ｔ−ｔ、＋　−
ｔ　ｏｋｅｙ　　　　　　（２）尚、Ｔ−ストローブ信
号（好適実施例においてはＬＢＣ２）として選択された
局所的バイトクロック信号の上昇エツジ間の時間期間。

好適実施例においては、ｆ　ｓｕａｌｍｌ、、−１０ｎ
　Ｓの場合、以下の如くである。

Ｔ＝８０ｎｓ。

ｔａ　　＝３５ｎ　ｓ。

ｔガｏｊ　ｄ＋ａｌ　ｎ　　””　Ｏｎ　Ｓ　ｓｆＩ＃
Ｉｕ、Ｍｌｅ””５ｎｓ６ 上式（１）の場合、ｊ　、、、、ｍ　１０　ｎ　Ｓであ
り、且つ上式（２）の場合、ｔ　ａｉｅｗ−４０ｎ　Ｓ
である。

従って、両方の条件を満足するためには、最大ｊ　ｓｋ
ｅｗは約１Ｑｎｓである。即ち、ｔａ　−３５ｎｓ及び
ｉ　＊＊１ｏｏｓｌ＋＋＝　５　ｎ　Ｓの場合、データ
信号２１４は、約１．０　ｎ　ｓを超えてクロック信号
２１２を先行することはできない。従って、小型集中器
２００内のバックプレーン基板の最大数を決定する上で
、スキュー時間が主要な要因である。

第７ｃ図は第７ａ図及び第７ｂ図に類似しているが、そ
れは、最後のスレーブ基板Ｎからマスター基板Ａによっ
て受取られた（ＤＡＴＡ　　ＩＮ）データ信号に対する
タイミング線図である。

ｔ　ｔｓ　＋ｔｈ＋　＋ＤＡＴＡＩは、データ信号２１
４　（ＤＡＴＡＯＵＴ）が集中器２００内の最後の基板
Ｎからそのデータが発生した基板（図示例においては、
マスター基板Ａ）へ帰還するために移動するのにかかる
時間である。

ｔ　ｈｏｔａ−Ｔ　　ｔ　ａｅ＋ｕｐ　　　　　　　　
　　（３）セットアツプ時間ｆ　＋＊１ｕ１１は、次の
ＬＢＣ２クロック信号の先端エツジの前に、前のクロッ
クサイクルからの入力データが有効状態を維持し且つ不
変のままである時間である。特に、次式が成立する。

ｔ・１・、　＝Ｔ　−ｔａ　　　ｔ　Ｂ１＊ｈＩ＋ＣＬ
に）ｔ　＋１１ｍｈ＋＜ＤＡＴＡ＋　　　　　　　（４
）ｊ　ｈａｊｄｌＩｌｅ　−Ｏｎ　Ｓ　Ｓｊ　＊ｅ＋ｕ
ｐｍｌｎ−５ｎ　Ｓ　ｓ　Ｔ−８０ｎ　ｓ、ｔａ　＝３
０ｎ　ｓであり、且っｔｆｊ−盲ｙ（ＣＬＫ）−ｊ　Ｉ
ｊｌｉｈ＋＋ＤＡＴＡ、−ｉ　、、　、、ｈ、であると
仮定し、上式（４）を解くと、次の如くになる。

５＝８０　３５　２ｔ、、＋ｇ ｔ□１１、的２０ｎ　ｓ 従って、該データ（バックプレーンに亘って移動するた
めの）に対する最大フライト時間は約２０ｎｓである。

従って、集中器の寸法（即ち、バックプレーン基板の数
）は、クロック信号２１２及びデータ信号２］４が約２
０ｎ　ｓ未満で移動することが可能な最大基板数に制限
される。

第５図及び第８ａ図乃至第８ｄ図を参照すると、ＣＤＤ
ｌｏｏは大型集中器３００内において使用することが可
能であり、その場合、システム３００内のバックプレー
ン基板が多いために（基板Ａ−基板ＮＮ）、基板間のデ
ータフライト時間（即ちスキュー）は、約２０ｎｓを超
えるものである（小型集中器２００の場合、バックプレ
ーンにおける基板の数は、基板間の全フライト時間が２
０ｎｓ未満であるようなものである）。大型集中器３０
０内のバックプレーン基板上の同様の要素は、第３図の
小型集中器２００におけるものと同様の参照番号（記号
）で示しである。大型集中器３００及び小型集中器２０
０において使用されるＣＤＤｌｏｏは同一のものである
。

大型集中器３００におけるデータフライト遅延問題を緩
和するために、大型集中器３００内の各基板Ａ−ＮＮは
、エツジトリガ型う、ソチ要素１７Ｏを有しており、そ
れはバイト幅データ信号２１４をラッチする。大型集中
器３００においては、上流側基板から送信されるデータ
信号２１４は、下流側バックプレーン基板上のラッチ１
７０へ人力される。好適実施例においては、ラッチ要素
１７０は、負エツジトリガ型ラッチである。前の実施例
においては、マスター基板Ａが並列データ信号２１４を
基板Ｂへ送給していた。（従って、上流側基板は基板Ａ
であり、且つ下流側基板は基板Ｂである。） ラッチ１７０内に一時的に格納したデータ信号２１４は
、ストローブ信号１７２として局所的に発生された位相
分離型局所的バイトクロック信号ＬＢＣ２−ＬＢＣ５の
うちの一つを使用してストローブ出力され、ラッチ要素
１７０から受信並列データ信号２１４をストローブ出力
させる。選択される特定の局所的バイトクロック信号は
、上流側バックプレーン基板から特定の下流側基板へ並
列データ信号２１４を送信することに関連する時間遅延
に依存する。データ信号２１４をラッチ１７０内へスト
ローブ入力させるために選択されるストローブ信号１７
２は、データパターンの中心に最も近くしかもラッチ１
７０に十分なセットアツプ及びホールド時間を与え且つ
内部送信機ラッチ（ＬＡＴＣＨ）に十分なセットアツプ
及びホールド時間を与える局所的バイトクロック信号（
ＬＢＣ２−ＬＢＣ５）（受信基板上で発生されたもの）
のうちの一つである。好適実施例においては、ＬＢＣ３
局所的周波数クロック信号がラッチストローブ信号１７
２として選択される。

ストローブ信号１７２は、全部のデータ信号２１４がラ
ッチ１７０内にラッチ入力されることを確保するために
データスキュー時間ｉ　ｓｋｅｗＬｄ＊ｔ＊＋を考慮す
るために十分な量だけＬＢＣＩ信号の後遅れるように選
択されており、その際に基板間のスキュー時間が、デー
タ信号２１４の代わりに、非データを送信シフトレジス
タＴＸＳＲ内にクロック入力させる可能性を取除いてい
る。例えば、クロック及びデータスキューが上流側基板
から次のバックプレーン基板へ７ｎｓである場合、ＬＢ
Ｃ３信号がストローブ信号１７２として選択される。な
ぜならば、それは、ＬＢＣ２信号の後８ｎｓ位相遅延さ
れているからである。好適実施例においては、ＬＢＣ２
信号より８ｎｓだけ遅延するＬＢＣ３信号が、局所的に
発生されるストローブ信号１７２である。

受信用下流側基板Ｂ上のラッチ要素１７０は、ストロー
ブ信号１７２　（ＬＢＣ３）の負のエツジでデータ信号
２１４をラッチ入力し、十分なセットアツプ及びホール
ド時間とすることを可能とし、その際に小型集中器２０
０に関して説明した如く、フライト時間ｔ　ｔ＃ｇｈ＋
（ｏＡＴ＾）及びスキュー時間ｉ　ｓｋｅｗ条件を取除
いている。

大型集中器３００において、集中器の寸法に関する主要
な制限（即ち、本システム内のバックプレーン基板の数
の制限）は、信号２１２の駆動能力である。好適実施例
においては、ＴＴＬクロックドライバは八つの負荷（８
個の基板）を駆動することが可能である。８個の基板を
超えて拡張するために、クロック信号２１２は、別の８
個の基板を駆動するために、８番目の基板上の別のＴＴ
Ｌバッファを介して８番目（即ち最後の）基板上で繰返
されねばならない。

第８ａ図は、第７ａ図と類似したタイミング線図であっ
て、マスター基板Ａから下流側のスレーブ基板Ｂヘデー
タ信号２１４　（ＤＡＴＡ　　０ＵＴ）を送信する場合
のものである。小型集中器２００の場合における如く、
ＬＢＣ１信号が、ＰＬＬＩＯ２を閉しるためにフィード
バック入力信号へ接続する信号として選択されており、
従ってＬＢＣ１クロック信号は、ＰＬＬ１０２がロック
しようとする基準信号である。ＬＢＣ２信号は、ＬＢＣ
１信号よりも８ｎｓ遅延している。ＬＢＣ２信号は、弾
性バッファＥＢ　（ＤＡＴＡ　　０ＵＴ）から並列バイ
ト幅データ１６０をストローブ出力するために使用され
る信号として選択される。

Ｌ　５ｕｓｔａｉｎは、古いデータホールド時間であり
、即ち外部クロック信号が該受信機によって受信された
時から該受信機が格納された新たなデータ（ＤＡＴＡ　
　０ＵＴ）を出力する時までの時間の量である。好適実
施例においては、ｔ＠ｕ□１、は１０ｎｓである。ｔ、
は、並列データ信号２１４が有効となるのにかかる時間
である（即ち、現在のデータ信号ＲＸＤがＥＢからスト
ローブ出力されるのにかかる時間の量である。）。好適
実施例においては、ｔａは約３５ｎｓである。

第８ｂ図を参照すると、バックプレーンにおけるスレー
ブ基板（基板Ｂ−基板ＮＮ）における上流側基板から並
列データ信号２１４　（ＤＡＴＡＩＮ）を受取り且つバ
ックプレーンスレーブ基板から別の基板へデータ信号２
１４　（ＤＡＴＡ　　０ＵＴ）を送信する場合のタイミ
ング線図が示されている。外部ラッチストローブ信号（
ＬＢＣ３）１７２が論理低状態にあると、送信データ信
号２１４　（ＬＡＴＣＨＩＮ）がラッチ要素１７０内に
ラッチ入力される。ＬＢＣ２クロック信号の上昇エツジ
において、ラッチ要素１７０　（ＬＡＴＣＨ０ＵＴ）内
に格納されているデータ信号２１４が、送信機１５６ｂ
内の内部ラッチ内にストローブ入力され、次いでＴＸＳ
Ｒがロードイネーブル信号ＬＯＡＤＥＮＢによってイネ
ーブルされた場合に、送信シフトレジスタＴＸＳＲ内に
ロードされる。

外部ラッチ要素１７０のセットアツプ時間であるｔ、。

＋＋＋ｐ（Ｌｌは以下の如くである。

ｔ　　ｓｅｌｗＰ　イｔ＋＝５６ｎ　　ｓ　　　　　ｉ
ｍｋ＊ｖ　　　　ｔｄ　　　　　　（５）尚、ＬＢＣＩ
の先端エツジから外部ラッチストローブ信号ＬＢＣ３の
下降エツジまでは５６ｎ　ｓである。

ラッチホールド時間であるｔ　ｈａ＃□Ｌ、は次式の如
くである。

ｉ　ｈｏｊ□Ｌ＋　−２４ｎ　Ｓ　＋ｉ　ａ、ｓｌ＊ｌ
ｎ　　ｔ　ｓｋｅｗ（６） 尚、外部ラッチストローブ信号ＬＢＣ３の下降エツジか
らＬＢＣＩの先端エツジまでは２４ｎｓである。

好適実施例においては、所要の外部ラッチセットアツプ
時間は約５ｙｌｓであり、且つｔａ　−３５ｎｓである
。従って、上式（５）について解くと、次式が得られる
。

ｉ　ｍｍ＋ｕｔ（Ｌ）−５６ｎ　Ｓ　　　ｉ　ａｋｅｗ
　　３５−５ｎ　Ｓ’、　ｔ＊ｋｅ＊≦１６ｎｓ 好適実施例においては、所要のラッチホールド時間はＯ
ｎｓであり、且っｔ、。、１．、は１０ｎｓである。従
って、上式（６）について解くと、次式が得られる。

ｔｈｏＩａ＋ｔ＋−２４ｎｓ＋１．０ｎｓ　　ｔｓ＊＊
ｗ−ＯＳ ・　ｔ　１皺・−≦　３４ｎｓ 従って、好適実施例においては、ｔ、□、は約１６ｎｓ
以下であるということは、好適実施例における大型集中
器３００におけるスレーブ基板に対する設計明細である
。並列データ信号２１４及びクロック信号２１２が各バ
ックプレーン基板間においてほぼ同一の距離移動するの
で、それらの間のスキュー、即ちｔＩｋｅｙは約１６ｎ
ｓ未満である。

第８ｃ図を参照すると、最後のスレーブ基板ＮＮからの
出力に対するタイミング線図が示されている。

入力タイミングは第８ｂ図におけるものと同一である。

しかしながら、クロック信号２１２の全フライト時間は
、基板Ａ上で発生されたＬＢＣＩ信号の位相と基板ＮＮ
上で発生されたＬＢＣＩ信号の位相との間の差異である
。

第８ｄ図を参照すると、最後のスレーブ基板（基板ＮＮ
）からマスター基板（基板Ａ）へ帰還してデータを伝送
する場合のタイミング線図が示されており、尚、データ
信号及びクロック信号の全−周フライト遅延は次式で表
わされる。

ｔ　　ｄｅｌａｙ　　１６１６１−　　ｊ　　１ｊｌｌ
ｂｌ（（１，Ｋ）　　＋ｔ＋１＋ｇｈ自ＤＡＴＡ） 全フライト遅延時間ｉ　ｄｅｊ＊ア、。１．、は、その
セットアツプ及びホールド時間条件を満足しながら、ラ
ッチ要素１７０に対する適切なストローブ信号を選択す
ることによって吸収されねばならない。

全フライト遅延時間ｔ６□、、１゜１．、を相殺させる
ために、送信機１５６ｂへデータ信号２１４（ＬＡＴＣ
ＨＩ　Ｎ）をストローブ入力するために使用される外部
ラッチストローブ信号１７２は選択可能な信号である。

ストローブ信号１７２は、最大ラッチセットアツプ時間
及び最大ラッチホールド時間を実現することが可能であ
るように選択可能なものである。好適実施例においては
、ＬＢＣ２クロック信号の下降エツジを使用して、最後
の下流側基板ＮＮからのデータ信号２１４をそのデータ
が発生１７た基板（基板Ａ）上のラッチ１７０内にラッ
チ入力させる。ＬＢＣ２信号の先端エツジは、外部ラッ
チ１７０からのデータ信号２１４　（ＬＡＴＣＨ０ＵＴ
）を送信機１５６ｂ上の内部ラッチ（ＬＡＴＣＨ）内に
ラッチ入力させる。

内部ラッチ（ＬＡＴＣＨ）のセットアツプ時間は４０ｎ
ｓ−ｔ、である。尚、ｔ、は、外部ラッチ要素１７０の
遅延時間であり、且つｔ、。、６は４０ｎｓ＋ｔ、であ
る。ｔ、は約１０ｎｓであるので、内部ラッチ（ＬＡＴ
ＣＨ）に対するｔ、ｅｌ、、、は３０ｎｓであり、且つ
ｔい。、ｄは５０ｎ　ｓである。

この様に、バックプレーン基板Ａ−ＮＮの全ては１個の
マスタークロック１２０に同期されているので、集中器
適用２００，３００においては単に一つのクリスタルバ
イトクロック１２０が必要とされるに過ぎない。基板Ａ
−ＮＮの全ては１個のマスタークロック１２０に対して
周波数及び位相が同期されているので、バイト幅データ
２１４は、同期した状態で、バックプレーンデータバス
に亘って並列的に分散させることが可能である。

従って、該データは、集中器ネットワーク内のステーシ
ョンＡ−Ｆへ直列転送させるために変換される。

以上、本発明の具体的実施の態様について詳細に説明し
たが、本発明は、これら具体例にのみ限定されるべきも
のではなく、本発明の技術的範囲を逸脱することなしに
種々の変形が可能であることは勿論である。

【図面の簡単な説明】

第１図はＦＤＤＩトポロジの一例を示した概略図、第２
図は本発明の一実施例に基づいて構成されたクロック分
散装置構成を示した概略ブロック図、第３図は小型集中
器構成において使用されるクロック分散装置を示した概
略ブロック図、第４図はバイト幅データを受付は且つデ
ータを直列的にシフト出力するシフトレジスタを示した
概略ブロック図、第５図は大型集中器構成において使用
されるクロック分散装置を示した概略ブロック図、第６
ａ図は第２図におけるクロック分散装置用の局所的バイ
トクロック信号間の位相関係を示したタイミング線図、
第６ｂ図は第２図のクロック分散装置用の局所的バイト
クロック信号間の位相関係を示した別のタイミング線図
、第７ａ図乃至第７Ｃ図は第３図の小型集中器構成に対
応する各タイミング線図、第８ａ図乃至第８ｄ図は第５
図の大型集中器構成に対応する各タイミング線図、であ
る。 （符号の説明） １００：クロック分散装置 １０２：フェーズロックループ １０４：位相比較器 １０６二ローバスフイルタ １０８：電圧制御型オシレータ １１０：マルチプレクサ １２０：局所的オンレータ ２００　：集中器 ３００：大型集中器

Claims (1)

1. 【特許請求の範囲】 １、マルチビットのデータを並列的に複数個の受信機へ
   逐次的に分散させる装置において、第一周波数を持った
   マスタークロック信号を前記複数個の受信機の少なくと
   も第一のもの及び第二のものへ送信する手段が設けられ
   ており、前記第一及び第二受信機へ送信されたマスター
   クロック信号を使用して前記第一及び第二受信機上で第
   二周波数を持った第二クロック信号を発生する手段が設
   けられており、前記第一及び第二受信機において前記第
   二周波数クロック信号を使用して複数個の位相分離型ク
   ロック信号を発生する手段が設けられており、前記各位
   相分離型クロック信号はそれと関連する周波数を有して
   おり、直列的なシーケンスにおいて前記第一受信機にお
   いてマルチビットのデータを受取り且つ前記直列データ
   を第一格納手段内に格納する手段が設けられており、前
   記第一格納手段内に格納した受信直列データを並列的に
   前記第二受信機へ転送する手段が設けられており、前記
   転送された並列データを第二格納手段内に格納する手段
   が設けられており、前記第二受信機上で発生された第二
   クロック信号を使用して前記第二格納手段内に格納され
   ているデータを直列的に読出す手段が設けられているこ
   とを特徴とする装置。 ２、特許請求の範囲第１項において、前記第一格納手段
   内に格納されている受信直列データを転送する手段が、
   前記第一受信機上で発生される複数個の位相分離型クロ
   ック信号の予め選択した第一のものを使用して、前記第
   一格納手段から受信直列データを並列的に読出すことを
   特徴とする装置。 ３、特許請求の範囲第２項において、前記第二格納手段
   内に転送された並列データを格納する手段が、前記第二
   受信機上で発生された複数個の位相分離型クロック信号
   のうちの予め選択した第一のものを使用して前記転送さ
   れた並列データをラッチする第一手段を有することを特
   徴とする装置。 ４、特許請求の範囲第３項において、前記第二受信機上
   で発生された位相分離型クロック信号の予め選択した前
   記第一のものが、前記第一受信機上で発生された位相分
   離型クロック信号の予め選択した第一のものとほぼ同一
   の位相及び周波数を有することを特徴とする装置。 ５、特許請求の範囲第１項において、前記位相分離型信
   号の周波数は、マスタークロック信号の周波数とほぼ同
   一であることを特徴とする装置。 ５、特許請求の範囲第１項において、前記マスタークロ
   ック信号が低周波数信号であることを特徴とする装置。 ７、特許請求の範囲第１項において、前記第一周波数が
   約１２．５ＭＨｚであることを特徴とする装置。 ８、特許請求の範囲第１項において、前記第二クロック
   信号が高周波数クロック信号であることを特徴とする装
   置。 ９、特許請求の範囲第１項において、前記第二周波数が
   約１２５ＭＨｚであることを特徴とする装置。 １０、特許請求の範囲第１項において、前記複数個の位
   相分離型クロック信号を発生する手段がカウンタである
   ことを特徴とする装置。 １１、特許請求の範囲第１０項において、前記カウンタ
   がジョンソンカウンタであることを特徴とする装置。 １２、特許請求の範囲第５項において、前記第一周波数
   がそれと関連するサイクル時間を有しており、且つ前記
   第二クロック信号の周波数は、前記データを読取る手段
   が前記第一周波数サイクル時間内に前記第二格納手段内
   に格納されているデータを直列的に読出すようなもので
   あることを特徴とする装置。 １３、特許請求の範囲第１項において、前記受信機がバ
   ックプレーン基板であることを特徴とする装置。 １４、特許請求の範囲第１項において、前記第二クロッ
   ク信号を発生する手段がフェーズロックループを有して
   おり、該フェーズロックループは、マスタークロック信
   号の位相を該フェーズロックループによって発生される
   比較信号と比較し且つマスタークロック信号と前記フェ
   ーズロックループによって発生される比較信号との間の
   位相差を表わすエラー信号を発生する手段を具備してお
   り、且つ前記エラー信号に応答して第二クロック信号を
   発生する電圧制御型オシレータを具備していることを特
   徴とする装置。 １５、特許請求の範囲第１４項において、前記比較信号
   が、マスタークロック信号とほぼ同一の位相及び周波数
   を有していることを特徴とする装置。 １５、特許請求の範囲第１項において、前記複数個の受
   信機がリング形態に接続されており且つそれと関連する
   全フライト時間を有しており、前記全フライト時間が、
   全クロックフライト時間と全データフライト時間の和で
   あり、前記全クロックフライト時間は前記複数個の受信
   機のシーケンスにおいて最初の受信機から最後の受信機
   へマスタークロック信号を転送するのにかかる時間であ
   り、且つ全データフライト時間は前記最後の受信機から
   前記最初の受信機へ戻るシーケンスにおいてデータを並
   列的に転送するのにかかる時間であり、マスタークロッ
   ク信号及び転送される並列データを受取る受信機の数は
   全フライト時間が予め選択した値を超えるようなもので
   あり、且つ前記第二受信機上で発生された複数個の位相
   分離型クロック信号の予め選択した一つを使用して第二
   受信機上で受取った転送された並列データをラッチする
   第二手段であって且つ前記格納手段へ入力するために前
   記第二受信機上で発生された複数個の位相分離型クロッ
   ク信号の予め選択した第一のものを使用して前記第二手
   段からデータをストローブ出力させる第二手段が設けら
   れていることを特徴とする装置。 １７、特許請求の範囲第１６項において、前記複数個の
   位相分離型クロック信号のうちの予め選択した第二のも
   のが、前記ラッチ用第二手段に対して十分なセットアッ
   プ及びホールド時間を発生し且つ前記ラッチ用第一手段
   に対して十分なセットアップ及びホールド時間を発生す
   るように選択されていることを特徴とする装置。 １８、特許請求の範囲第１項において、それと関連する
   全フライト時間を有しており、前記全フライト時間は、
   全クロックフライト時間と全データフライト時間との和
   であり、前記全クロックフライト時間は前記複数個の受
   信機のシーケンスにおいて最初の受信機から最後の受信
   機へマスタークロック信号を転送するのにかかる時間で
   あり、且つ前記全データフライト時間は前記最後の受信
   機から前記最初の受信機へ戻るシーケンスにおいて並列
   的にデータを転送するのにかかる時間であり、前記全フ
   ライト時間は前記第一受信機が送信された並列データを
   同期して受取るようなものであることを特徴とする装置
   。 １９、特許請求の範囲第１８項において、全フライト時
   間が約２０ｎｓ以下であることを特徴とする装置。 ２０、特許請求の範囲第１６項において、全フライト時
   間の前記予め選択した値は約２０ｎｓであることを特徴
   とする装置。 ２１、特許請求の範囲第１６項において、全フライト時
   間の前記予め選択した値は、並列データが前記第一受信
   機へ転送して戻される場合に、それが同期されているも
   のであるようなものであることを特徴とする装置。 ２２、特許請求の範囲第１項において、前記第二格納手
   段が、イネーブルされる場合に前記転送された並列デー
   タが前記第二格納手段内に格納されるように前記第二格
   納手段は前記第二受信機上で発生される複数個の位相分
   離型クロック信号のうちの予め選択した第一のものによ
   ってイネーブルされることを特徴とする装置。 ２３、特許請求の範囲第１６項において、前記位相分離
   型クロック信号のうちの予め選択した前記第一のものは
   、前記予め選択した第一の位相分離型クロック信号が予
   め選択した数の位相だけ予め選択した第二の位相分離型
   クロック信号から位相が分離されているように選択され
   ていることを特徴とする装置。 ２４、特許請求の範囲第２３項において、前記予め選択
   した数の位相が約１乃至３の間であることを特徴とする
   装置。 ２５、データのマルチビットをシステム内の複数個の受
   信機へ逐次的に分散させる方法において、第一周波数及
   びそれと関連する位相を持ったマスタークロック信号を
   発生し、前記マスタークロック信号を前記受信機のうち
   で少なくとも第一のもの及び第二のものへ転送し、前記
   第一及び第二受信機へ転送されたマスタークロック信号
   を使用して前記第一及び第二受信機上で第二周波数を持
   った第二クロック信号を発生し、前記第二周波数クロッ
   ク信号を使用して前記第一及び第二受信機において複数
   個の位相分離型クロック信号を発生し、前記各位相分離
   型クロック信号は前記第二周波数クロック信号を使用し
   て前記第一及び第二受信機においてそれと関連する周波
   数を有しており、前記データのマルチビットを前記第一
   受信機において直列的にシーケンスで受取り且つ前記直
   列データを第一格納手段内に格納し、前記第一格納手段
   内に格納されている受信直列データを前記第二受信機へ
   並列的に転送し、前記転送並列データを第二格納手段内
   に格納し、前記第二受信機上で発生された第二クロック
   信号を使用して前記第二格納手段内に格納されているデ
   ータを直列的に読出す、上記各ステップを有することを
   特徴とする方法。 ２６、特許請求の範囲第２５項において、前記第一格納
   手段内に格納されている受信直列データを転送するステ
   ップにおいて、前記第一受信機上で発生された複数個の
   位相分離型クロック信号のうちの予め選択した第一のも
   のを使用して、前記第一格納手段から前記受信直列デー
   タを並列的に読取ることを特徴とする方法。 ２７、特許請求の範囲第２６項において、前記第二格納
   手段内に前記転送データを格納するステップが、前記第
   二受信機上で発生された複数個の位相分離型クロック信
   号のうちの第一のものを使用して前記転送並列データを
   ラッチ用第一手段内にラッチするステップを有すること
   を特徴とする方法。 ２８、特許請求の範囲第２７項において、前記第二受信
   機上で発生された位相分離型クロック信号の予め選択し
   た第一のものが、前記第一受信機上で発生された位相分
   離型クロック信号の予め選択した第一のものとほぼ同一
   の位相及び周波数を有することを特徴とする方法。 ２９、特許請求の範囲第２５項において、前記マスター
   クロック信号が低周波数信号であることを特徴とする方
   法。 ３０、特許請求の範囲第２５項において、前記位相分離
   型信号の周波数が、前記マスタークロック信号の周波数
   とほぼ同一であることを特徴とする方法。 ３１、特許請求の範囲第２５項において、前記第一周波
   数が約１２．５ＭＨｚであることを特徴とする方法。 ３２、特許請求の範囲第２５項において、前記第二クロ
   ック信号が高周波数クロック信号であることを特徴とす
   る方法。 ３３、特許請求の範囲第２５項において、前記第二周波
   数が約１２５ＭＨｚであることを特徴とする方法。 ３４、特許請求の範囲第３０項において、前記第一周波
   数がそれと関連するサイクル時間を有しており、且つ前
   記第二クロック信号の周波数が、前記第二格納手段内に
   格納されているデータを読出すステップが前記第一周波
   数サイクル時間内に達成されるようなものであることを
   特徴とする方法。 ３５、特許請求の範囲第２５項において、前記第二クロ
   ック信号を発生するステップが、前記マスタークロック
   信号の位相をフェーズロックループによって発生される
   比較信号と比較し、前記マスタークロック信号と前記フ
   ェーズロックループによって発生された比較信号との間
   の位相差を表わすエラー信号を発生し、且つ前記エラー
   信号に応答して第二クロック信号を発生する、上記各ス
   テップを有することを特徴とする方法。 ３６、特許請求の範囲第３５項において、前記比較信号
   が、前記マスタークロック信号とほぼ同一の位相及び周
   波数を有していることを特徴とする方法。 ３７、特許請求の範囲第２５項において、前記複数個の
   受信機がリング形態に接続されており且つ全フライト時
   間はデータの並列的な転送とマスタークロック信号の転
   送に関連しており、前記全フライト時間は全クロックフ
   ライト時間と全データフライト時間との和であり、前記
   全クロックフライト時間は前記複数個の受信機のシーケ
   ンスにおいて最初の受信機から最後の受信機へマスター
   クロック信号を転送するのにかかる時間であり、且つ前
   記全データフライト時間は前記最後の受信機から前記最
   初の受信機へ戻るシーケンスにおいてデータを並列的に
   転送するのにかかる時間であり、マスタークロック信号
   及び転送並列データを受取るシステム内の受信機の数は
   、前記全フライト時間が予め選択した値を超えるような
   ものであり、且つ本方法が、更に、前記第二受信機上で
   発生された複数個の位相分離型クロック信号のうちの予
   め選択した第二のものを使用して前記第二受信機上で受
   信した転送並列データをラッチ用第二手段へラッチさせ
   且つ前記格納手段へ入力するために前記第二受信機上で
   発生された前記複数個の位相分離型クロック信号のうち
   で予め選択した第一のものを使用して前記ラッチ用第二
   手段からデータをストローブ出力させる、上記各ステッ
   プを有することを特徴とする方法。 ３８、特許請求の範囲第３７項において、前記複数個の
   位相分離型クロック信号のうちの予め選択した前記第二
   のものが、前記ラッチ用第二手段に対して十分なセット
   アップ及びホールド時間を発生し且つ前記ラッチ用第一
   手段に対して十分なセットアップ及びホールド時間を発
   生すべく選択されていることを特徴とする方法。 ３９、特許請求の範囲第２５項において、それと関連す
   る全フライト時間を有しており、前記全フライト時間は
   全クロックフライト時間と全データフライト時間との和
   であり、前記全クロックフライト時間は前記複数個の受
   信機のシーケンスにおいて最初の受信機から最後の受信
   機へマスタークロック信号を転送するのにかかる時間で
   あり、且つ前記全データフライト時間は前記最後の受信
   機から前記最初の受信機へ戻すシーケンスにおいてデー
   タを並列的に転送するのにかかる時間であり、前記全デ
   ータフライト時間は前記第一受信機が前記転送並列デー
   タを同期して受信するようなものであることを特徴とす
   る方法。 ４０、特許請求の範囲第３９項において、前記全フライ
   ト時間が約２０ｎｓ以下であることを特徴とする方法。 ４１、特許請求の範囲第３７項において、前記全フライ
   ト時間の前記予め選択した値が約２０ｎｓであることを
   特徴とする方法。 ４２、特許請求の範囲第３７項において、前記全フライ
   ト時間の前記予め選択した値が、前記並列データが前記
   最初の受信機へ転送して戻される場合に、それが同期さ
   れているものであることを特徴とする方法。 ４３、特許請求の範囲第２５項において、前記受信機が
   バックプレーン基板であることを特徴とする方法。 ４４、特許請求の範囲第２５項において、前記第二格納
   手段がイネーブルされた場合に前記転送並列データが前
   記第二格納手段内に格納されるように、前記第二受信機
   上で発生された前記複数個の位相分離型クロック信号の
   うちの予め選択した第一のものによって前記第二格納手
   段をイネーブルするステップを有することを特徴とする
   方法。 ４５、特許請求の範囲第３７項において、前記位相分離
   型クロック信号の予め選択した第一のものが、前記予め
   選択した第一の位相分離型クロック信号が予め選択した
   数の位相だけ前記予め選択した第二の位相分離型クロッ
   ク信号から位相が分離されているように選択されている
   ことを特徴とする方法。 ４６、特許請求の範囲第４５項において、前記予め選択
   した数の位相が約１乃至３の間であることを特徴とする
   方法。 ４７、リング形態に接続されている複数個の受信機へ並
   列的にデータのマルチビットを逐次的に分散させる装置
   において、前記装置はそれと関連する全フライト時間を
   有しており、前記全フライト時間は全クロックフライト
   時間と全データフライト時間との和であり、前記全クロ
   ックフライト時間は前記複数個の受信機のシーケンスに
   おいて最初の受信機から最後の受信機へマスタークロッ
   ク信号を転送するのにかかる時間であり、且つ前記全デ
   ータフライト時間は前記最後の受信機から前記最初の受
   信機へ戻すシーケンスにおいてデータを並列的に転送す
   るのにかかる時間であり、マスタークロック信号及び転
   送並列データを受取る本装置内の受信機の数は前記全フ
   ライト時間が予め選択した値を超えるようなものであり
   、第一周波数を持ったマスタークロック信号を前記受信
   機のうちの少なくとも第一及び第二の受信機へ送信する
   手段が設けられており、前記第一及び第二受信機へ送信
   されたマスタークロック信号を使用して前記第一及び第
   二受信機上で第二周波数を持った第二クロック信号を発
   生する手段が設けられており、前記第一及び第二受信機
   において前記第二周波数クロック信号を使用して複数個
   の位相分離型クロック信号を発生する手段が設けられて
   おり、前記各位相分離型クロック信号はそれと関連する
   周波数を有しており、直列的にシーケンスにおいて前記
   第一受信機においてデータのマルチビットを受取り且つ
   前記直列データを第一格納手段内に格納する手段が設け
   られており、前記第一格納手段内に格納されている受信
   直列データを前記第二受信機へ並列的に転送する手段が
   設けられており、前記第二受信機上で発生された前記複
   数個の位相分離型クロック信号のうちの予め選択した第
   二のものを使用して前記第二受信機上で受信した前記転
   送並列データをラッチする第二手段が設けられており、
   前記第二受信機上で発生された前記複数個の位相分離型
   クロック信号のうちの予め選択した前記第一のものを使
   用して前記ラッチ用第二手段から前記並列データを並列
   的にストローブ出力する手段が設けられており、前記ラ
   ッチ用第二手段からストローブ出力された前記並列デー
   タを第二格納手段内に格納する手段が設けられており、
   前記第二受信機上で発生された前記第二クロック信号を
   使用して前記第二格納手段内に格納されているデータを
   直列的に読出す手段が設けられていることを特徴とする
   装置。 ４８、特許請求の範囲第４７項において、前記第一格納
   手段内に格納されている受信直列データを転送する手段
   が、前記第一受信機上で発生された前記複数個の位相分
   離型クロック信号のうちの予め選択した第一のものを使
   用して、前記第一格納手段から前記受信直列データを並
   列的に読出すことを特徴とする装置。 ４９、特許請求の範囲第４８項において、前記格納手段
   が、前記第二受信機上で発生された前記複数個の位相分
   離型クロック信号のうちの予め選択した第一のものを使
   用して前記転送並列データをラッチする第一手段を有す
   ることを特徴とする装置。 ５０、特許請求の範囲第４９項において、前記受信直列
   データを検索するために使用される前記複数個の位相分
   離型クロック信号のうちの予め選択した第一のものが、
   前記マスタークロック信号の位相及び周波数とほぼ同一
   の位相及び周波数を有することを特徴とする装置。 ５１、特許請求の範囲第４７項において、前記複数個の
   位相分離型クロック信号のうちの予め選択した前記第二
   のものが、前記ラッチ用第二手段に対して十分なセット
   アップ及びホールド時間を発生し且つ前記ラッチ用第一
   手段に対して十分なセットアップ及びホールド時間を発
   生すべく選択されていることを特徴とする装置。 ５２、特許請求の範囲第４７項において、前記位相分離
   型信号の周波数が、前記マスタークロック信号の周波数
   とほぼ同一であることを特徴とする装置。 ５３、特許請求の範囲第４７項において、前記全フライ
   ト時間の前記予め選択した値が約２０ｎｓであることを
   特徴とする装置。 ５４、特許請求の範囲第４７項において、前記全フライ
   ト時間の前記予め選択した値が、前記並列データが前記
   第一受信機へ転送して戻される場合に、それが同期され
   たものであるようなものであることを特徴とする装置。 ５５、特許請求の範囲第４９項において、前記第二受信
   機上で発生された前記位相分離型クロック信号の予め選
   択した前記第一のものが、前記第一受信機上で発生され
   た前記位相分離型クロック信号の前記予め選択した第一
   のものとほぼ同一の位相及び周波数を有することを特徴
   とする装置。 ５６、特許請求の範囲第４７項において、前記マスター
   クロック信号が低周波数信号であることを特徴とする装
   置。 ５７、特許請求の範囲第４７項において、前記第一周波
   数が約１２．５ＭＨｚであることを特徴とする装置。 ５８、特許請求の範囲第４７項において、前記受信機が
   バックプレーン基板であることを特徴とする装置。 ５９、特許請求の範囲第４７項において、前記第二クロ
   ック信号を発生する手段が、フェーズロックループを有
   しており、該フェーズロックループは、前記マスターク
   ロック信号の位相と前記フェーズロックループによって
   発生される比較信号とを比較し且つ前記マスタークロッ
   ク信号と前記フェーズロックループによって発生される
   比較信号との位相差を表わすエラー信号を発生する手段
   と、前記エラー信号に応答して前記第二クロック信号を
   発生する電圧制御型オシレータとを具備することを特徴
   とする装置。 ６０、特許請求の範囲第４７項において、前記第二周波
   数が約１２５ＭＨｚであることを特徴とする装置。 ６１、特許請求の範囲第４７項において、前記第二クロ
   ック信号が高周波数クロック信号であることを特徴とす
   る装置。 ６２、特許請求の範囲第４７項において、前記複数個の
   位相分離型クロック信号を発生する手段がカウンタであ
   ることを特徴とする装置。 ６３、特許請求の範囲第６２項において、前記カウンタ
   がジョンソンカウンタであることを特徴とする装置。 ６４、特許請求の範囲第４７項において、前記第一周波
   数がそれと関連するサイクル時間を有しており、且つ前
   記第二クロック信号の周波数は、前記データを読出す手
   段が前記第一周波数サイクル時間内に前記第二格納手段
   内に格納されているデータを直列的に読出すようなもの
   であることを特徴とする装置。 ６５、特許請求の範囲第４７項において、前記第二格納
   手段がイネーブルされる場合に前記転送並列データが前
   記第二格納手段内に格納されるように、前記第二格納手
   段が前記第二受信機上で発生される前記複数個の位相分
   離型クロック信号のうちの前記予め選択した第一のもの
   によってイネーブルされることを特徴とする装置。 ６６、特許請求の範囲第６５項において、前記位相分離
   型クロック信号のうちの前記予め選択した第一のものが
   、前記予め選択した第一の位相分離型クロック信号が予
   め選択した数の位相だけ前記予め選択した第二の位相分
   離型クロック信号から位相が分離されているように選択
   されていることを特徴とする装置。 ６７、特許請求の範囲第６２項において、前記予め選択
   した数の位相が約１乃至３の間であることを特徴とする
   装置。 ６８、特許請求の範囲第５９項において、前記比較信号
   が前記マスタークロック信号とほぼ同一の位相及び周波
   数を有することを特徴とする装置。