SU1101873A1

SU1101873A1 - Device for receiving redundant information

Info

Publication number: SU1101873A1
Application number: SU833586477A
Authority: SU
Inventors: Василий Андреевич Анашкин; Юрий Петрович Зубков; Руслан Васильевич Анашкин
Original assignee: Ставропольское высшее военное инженерное училище связи им.60-летия Великого Октября
Priority date: 1983-04-29
Filing date: 1983-04-29
Publication date: 1984-07-07

Abstract

УСТРОЙСТВО ДЛЯ ПРИЕМА ИЗБЫТОЧНОЙ ИНФОРМАЦИИ, содержащее приемник , вход которого вл етс входом устройства, выход приемника соединён с первым входом вычитател , через первый блок пам ти - с первым входом коррел тора и через первый пороговый селектор - с входом перво го регистра, первым входом декодера и с вторым входом вычитател , выход вычитател соединен с входом второго блока пам ти, выходы которого соединены с соответствующими первыми входами блока усилителей,первые выходы и второй вход которого соединены соответственно с входами и выходом второго порогового селектора , вторые выходы блока усилителей соединены с соответствующими первыми входами блока сумматоров,вторые входы которого подключены к соответствующим выходам первого регистра, выходы блока сумматоров соединены через третий пороговый селектор с соответствующими вторыми входами декодера г отличающеес тем, что, с целью упрощени устройI ства, в него введены второй .и третий регистры, ключ, счетчик и блок ОТ сравнени , выход декодера соединен с вторым входом коррел тора и через второй регистр с первым входом ключа , выход коррел тора соединен через блок сравнени с вторым входом ключа и через счетчик с первым входом третьего регистра, выход ключа соединен с вторыгч входом третьего регистра, выход которого вл етс выходом устройства. оо сюA DEVICE FOR RECEIVING EXCESS INFORMATION, containing a receiver whose input is an input of the device, the output of the receiver is connected to the first input of the subtractor, through the first memory block to the first input of the correlator and through the first threshold selector to the input of the decoder and with the second input of the subtractor, the output of the subtractor is connected to the input of the second memory unit, the outputs of which are connected to the corresponding first inputs of the amplifier unit, the first outputs and the second input of which are connected respectively to With the signals and output of the second threshold selector, the second outputs of the amplifier block are connected to the corresponding first inputs of the block of adders, the second inputs of which are connected to the corresponding outputs of the first register, the outputs of the block of adders are connected through the third threshold selector with the corresponding simplify the device, the second .and the third registers, the key, the counter and the OT block are entered into it, the decoder output is connected to the second input of the correlator and through the second register Tr with the first key input, the output of the correlator is connected via a comparison unit with the second key input and through a counter with the first input of the third register, the key output is connected with the second input of the third register, the output of which is the device output. oo shu

Description

Изобретение относитс к области электросв зи и может быть использовано в системах передачи инП)ормации при приеме избыточных сигналов в целом, использующих коды болыаой мощности. Известно устройство дл приема избыточных сигналов в целом, состо щее Из умножителей, интеграторов, генераторов опорных сигналов и блока выбора максимального сигнала Cl Недостатком данного устройства вл етс сложность реализации блока выбора максимального сигнала. Известно устройство дл поэлементного приема сигналов, содерхшще приемник, пороговый селектор и деко дер C2D. Данное устройство реализуетс те нически несложно, но отличаетс низ кой помехоустойчивостью. Наиболее близким к предлагаемому по технической сущности вл ет с устройство дл приема избыточной информации, содержащее приемник, вход которого вл етс входом устройства ,, выход приемника соединен с первым входом зычитател , через пер вый блок пам ти - с первым входом коррел тора и через первый пороговы селектор- с входом первого регистра , .первым входом декодера И1 с вто рым входом вычитател , вЕз1ход вычита тел соединен с входом второго блок пам ти, выходы которого соединены с соответствующими первыми входами блока усилителей, первые выходы и второй вход которого соединены соот ветственно с входами и выходом втор го порогового селектора, вторые выходы блока усилителей соединены с соответствующими первыми входами бл ка сумматоров, вторые входы которог подключены к соответствурощим выходам первого регистра, выходы блока сумматоров соединены через третий пороговый селектор с соответствующими вторыми входами декодера, выход декодера соединен с первым входом блока регистров, первые выходь7 и вторые входы которых подключены соответственно к вторым входам и к выходам коррел тора, второй выход блока регистров вл етс выходом устройства ГЗ J. Недостатком «известного устройства вл етс сложность, обусловленна большим числом регистров в блок регистров. Целью изобретени вл етс упрощение устройства. Указанна цель достигаетс тем, что в устройство дл приема избыточ ной информации, содержащее приемник , вход которого вл етс входом устройства, выход приемника соедине с первым входом вычитател , через первый блок пам ти - с первым входом коррел тора и через первый пороговый селектор - с входом первого регистра, первым входом декодера и с вторым входом вычитател , выход вычитател . соединен с входом второго блока пам ти, выходы которого соединены с соответствующими первыми входами блока усилителей, перввзе выходы и второй вход которого соединены соответственно с входами и выходом второго порогового селектора, вторые выходы блока усилителей соединены с соответствующими первыми входами блока сумматоров, вторые входы которого подключены к соответствующим выходам первого регистра, выходы блока сумматоров соединены через третий пороговый селектор с соотв.етствующими вторыми входами декодера, введены второй и регистры, ключ, счетчик и блок сравнени , выход декодера соединен с вторым входом коррел тора и через второй регистр с первым входом ключа, выход коррел тора соединен через блок сравнени с вторым входом ключа и через счетчик с первым входом третьего регистра, выход ключа соединен с вторым входом третьего регистра, выход которого вл етс выходом устройства , На чертеже представлена структурна схема предлагаемого устройства дл приема избыточной информации. Устройство содержит приемник 1, пороговый селектор 2. вычитатель 3, буферные блоки 4 и 5 пам ти, блок 6 усилителей, блок 7 сумматоров, регистр 8, пороговые селекторы 9 и 10, регистр 11, коррел тор 12, декодер 13, блок 14 сравнени , регистр 15, счетчик 16 и ключ 17., Пороговый селектор 2 содержит элемент 18 сравнени и источник 19 порогового напр жени , БЛОК 6 усилителей содержит генератор 20 линейно измен ющегос напр жени и усилител 21. Елок 7 сумматоров содержит сумматоры 22. Пороговый селектор 9 содержит источник 23 порогового напр жени , элементы 24 сравнени и пороговый элемент 25, Пороговый селектор 10 содержит источник 26 порогового напр жени и элементы 27 сравнени . Устройство работает следующим образом . На вход приемника 1 поступает сложный избыточный сигнал. На выходе приемника 1 по вл етс (последовательно ) Совокупность аналоговых сигналов , соответствующих элементам входного сигнгша. Каждый аналоговый сигнал подаетс на вход порогового селектора 2, а именно на вход элемента 18 сравнени , на другой вход которого поступает пороговое напр жение от источника 19 порогового напр жени (величина его устанавливаетс как и в известном устройстве вручную ),The invention relates to the field of telecommunications and can be used in transmission systems in the reception of redundant signals as a whole, using high power codes. A device is known for receiving redundant signals as a whole, consisting of multipliers, integrators, reference signal generators and a maximum signal selection unit Cl. The disadvantage of this device is the difficulty of implementing a maximum signal selection unit. A device for element-wise reception of signals, a receiver, a threshold selector and a C2D decoder, is known. This device is technically easy to implement, but it is characterized by low noise immunity. The closest to the proposed technical entity is a device for receiving redundant information, comprising a receiver, the input of which is the device input, the receiver output is connected to the first input of the reader, through the first memory block to the first input of the correlator and through the first Thresholds selector- with the input of the first register, the first input of the decoder I1 with the second input of the subtractor, the output of the subtraction of the bodies connected to the input of the second memory block, the outputs of which are connected to the corresponding first inputs of the amplifier unit, ne the second outputs and the second input are connected respectively to the inputs and output of the second threshold selector, the second outputs of the amplifier unit are connected to the corresponding first inputs of the block of adders, the second inputs of which are connected to the corresponding outputs of the first register, the outputs of the block of adders are connected through the third threshold selector the corresponding second inputs of the decoder, the output of the decoder is connected to the first input of the register block, the first output7 and the second inputs of which are connected respectively to the second inputs and to the output Odam correlator, the second output of the register block is the output of the GZ device J. The disadvantage of the known device is the complexity due to the large number of registers in the register block. The aim of the invention is to simplify the device. This goal is achieved by the fact that in a device for receiving redundant information containing a receiver, whose input is an input of the device, the output of the receiver is connected to the first input of the subtractor, through the first memory block to the first input of the correlator and through the first threshold selector the input of the first register, the first input of the decoder and the second input of the subtractor, the output of the subtractor. connected to the input of the second memory block, the outputs of which are connected to the corresponding first inputs of the amplifier unit, the first outputs and the second input of which are connected respectively to the inputs and output of the second threshold selector, the second outputs of the amplifier block are connected to the corresponding first inputs of the block of adders, the second inputs of which are connected to the corresponding outputs of the first register, the outputs of the block of adders are connected via the third threshold selector with the corresponding second inputs of the decoder, the second and p are entered Registrars, key, counter and comparison unit, the decoder output is connected to the second input of the correlator and through the second register with the first key input, the output of the correlator is connected through the comparison unit with the second key input and through the counter to the first input of the third register, the output of the key is connected to the second input of the third register, the output of which is the output of the device; FIG. 1 is a block diagram of the proposed device for receiving redundant information. The device contains receiver 1, threshold selector 2. subtractor 3, buffer blocks 4 and 5 of memory, block 6 of amplifiers, block 7 of adders, register 8, threshold selectors 9 and 10, register 11, correlator 12, decoder 13, block 14 comparison , a register 15, a counter 16 and a key 17. The threshold selector 2 contains a comparison element 18 and a threshold voltage source 19, an amplifier BLOCK 6 contains a linearly varying voltage generator 20 and an amplifier 21. Adders 7 contains adders 22. Threshold selector 9 contains the source 23 of the threshold voltage, the elements 24 comparison and threshold element 25, threshold selector 10 contains threshold voltage source 26 and reference elements 27. The device works as follows. The input of the receiver 1 receives a complex redundant signal. At the output of receiver 1, (sequentially) the sum of the analog signals corresponding to the elements of the input signal appears. Each analog signal is fed to the input of the threshold selector 2, namely to the input of the comparison element 18, to the other input of which the threshold voltage is supplied from the threshold voltage source 19 (its value is set as in the known device manually)

В элементе 18 сравнени осуществл етс сравнение величин входных сигналов с пороговым напр жением. Если величина входного аналогового сигнала меньше величины порогового напр жени , то на выходе элемента сравнени по вл етс сигнал О, в противном случае - 1.Comparison element 18 compares input signal values with a threshold voltage. If the magnitude of the input analog signal is less than the magnitude of the threshold voltage, then a signal O appears at the output of the reference element, otherwise it is 1.

В вычитателе 3 из величины двоичного сигнала вычитают величину соответствующего аналогового сигнала,In subtractor 3, the value of the corresponding analog signal is subtracted from the magnitude of the binary signal,

В результате в декодер 13 последовательно записываетс кодова комбинаци , соответствующа посимвольному приему входного сигнала. Декодер 13 после соответствующих операций записывает (.последовательно) в регистр 11 двоичную разрешенную кодовую комбинацию, йл ющуюс ближайшей к двоичной посимвольной, В ре;гистр 8 пам ти также последователь ,но записываетс и хранитс в нем двоична кодова комбинаци посимвольного приема, В блок 5 буферной пам ти записываетс и хранитс .со вокупность аналоговых сигналов, полученных с вычитател 3, Из блока 5 пам ти эти.сигналы параллельно подаютс на усилители 21 с регулируемыми коэффициентами усилени .As a result, a code pattern corresponding to the character input signal input is sequentially recorded in the decoder 13. The decoder 13, after the corresponding operations, writes (.sequentially) to register 11 the binary allowed code combination closest to the binary character, Re; memory 8 is also a successor, but the binary character combination of reception is stored in it, Block 5 Buffer memory is recorded and stored. Total analog signals received from subtractor 3. From memory block 5, these signals are fed in parallel to amplifiers 21 with adjustable gain factors.

Запускаетс генератор 20 линейно измен ющегос напр жени и коэффициент усилени усилителей 21 увеличиваетс (начальный коэффициент усилени равен 1), Выходные сигналы усилителей 21 подаютс на элементы 24 сравнени , к другим входам которых подключен источник 23 порогового напр жени . Как только в каком нибудь элементе 24 сравнени выходной сигнал усилител 21 превысит величину порогового напр жени , тоA linearly varying voltage generator 20 is started and the gain of amplifiers 21 is increased (the initial gain is 1). The output signals of amplifiers 21 are fed to comparison elements 24, to which other inputs a threshold voltage source 23 is connected. As soon as in some element 24 of the comparison, the output signal of amplifier 21 exceeds the threshold voltage, then

сразу же сработает пороговый элемент 25 и генератор 20 выключаетс . Усиленные сигналы с выхода усилителей 21 подаютс на входы соответству- ющих одноразр дных сумматоров 22, где суммируютс с величинами сигналов , поступающих на другие вхрды сумматоров с чеек регистра 8, Далее результирующие сигналы преобразуютс в двоичные сигналы посредством эле ментов 27 сравнени и источника 26 порогового напр жени и параллельно поступают в декодер 13,the threshold element 25 immediately triggers and the generator 20 is turned off. The amplified signals from the output of the amplifiers 21 are fed to the inputs of the corresponding single-digit adders 22, where they are summed with the values of the signals arriving at other times of the adders from the register 8 cells. Next, the resulting signals are converted into binary signals by means of the comparison elements 27 and the source 26 of threshold voltages and in parallel arrive at the decoder 13,

Сформированна декодером 13 раз . решенна двоична кодова комбинаци Formed by the decoder 13 times. solved binary code combination

5 записываетс в регистр 11, сбрасыва из него предыдущую кодовую комбинацию .5 is written to register 11, discarding the previous codeword from it.

Одновременно с поступлением в регистр 11 кодова комбинаци поступа0 ет в коррел тор 12, где вычисл етс коэффициент коррел ции между этой кодовой комбинацией и комбинацией аналоговых величин из блока 4 пам ти ,Simultaneously with entering the register 11, the code combination enters the correlator 12, where the correlation coefficient between this code combination and the combination of analog values from the memory block 4 is calculated,

5 Если вычисленный коэффициент коррел ции больше предыдущего, то кодова комбинаци из регистра 11- через ключ 17, открывшийс по сигналу из блока 14 сравнени , поступает в5 If the calculated correlation coefficient is greater than the previous one, then the code combination from register 11- through the key 17, opened by the signal from the comparison block 14, enters

Q регистр 15 пам ти. Если коэффициент коррел ции меньше предыдущего, то ничего не происходит, и кодова комбинаци , хран ща с в регистре 11, замен етс на следующую из декодера 13 на очередном такте.Q register 15 memory. If the correlation coefficient is less than the previous one, then nothing happens, and the code combination stored in register 11 is replaced with the next decoder 13 on the next clock cycle.

5five

При поступлении на вход коррел тора 12 п-ой по счету кодовой комби, нации, а значит и на.вход счетчика 16, последний выдает сигнал, по которому кодова комбинаци из регист0 ра 15 пам ти поступает на выход.When the input is received at the input of the correlator, the 12th is the code combination, the nation, and hence the input of the counter 16, the latter generates a signal that sends the code combination from the memory register 15 to the output.

Таким образом, кодова комбинаци , наиболее близка к комбинации аналоговых величин, хран щейс в блоке 4 пам ти, выдана получателю.Thus, the code combination closest to the combination of analog values stored in memory block 4 is provided to the recipient.

Claims

DEVICE FOR RECEIVING EXCESS INFORMATION, containing a receiver, the input of which is the input of the device, the output of the receiver is connected to the first input of the subtractor, through the first memory block to the first input of the correlator and through the first threshold selector to the input of the first register, the first input of the decoder and the second input of the subtractor, the output of the subtractor is connected to the input of the second memory block, the outputs of which are connected to the corresponding first inputs of the amplifier block, the first outputs and the second input of which are connected respectively to the inputs and the output of the second threshold selector, the second outputs of the amplifier block are connected to the corresponding first inputs of the adder block, the second inputs of which are connected to the corresponding outputs of the first register, the outputs of the adder block are connected through the third threshold selector with the corresponding second inputs of the decoder. characterized in that, in order to simplify the device , the second .th and third registers, a key, a counter and a comparison block ~ are introduced into it, the decoder output is connected to the second input of the correlator and through the second register to the first input key, the output of the correlator is connected through a comparison unit to the second input of the key and through the counter with the first input of the third register, the output of the key is connected to the second input of the third register, the output of which is the output of the device.

SU „1101873 z