SU1095418A1 - Phase-lock loop - Google Patents
Phase-lock loop Download PDFInfo
- Publication number
- SU1095418A1 SU1095418A1 SU823462659A SU3462659A SU1095418A1 SU 1095418 A1 SU1095418 A1 SU 1095418A1 SU 823462659 A SU823462659 A SU 823462659A SU 3462659 A SU3462659 A SU 3462659A SU 1095418 A1 SU1095418 A1 SU 1095418A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- signal
- phase
- multiplier
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
1. УСТРОЙСТВО ДЛЯ ФАЗОВОЙ АВТОПОДСТРОЙКИ ЧАСТОТЫ, содержащее последовательно соединенные фазовый детектор, фильтр и фазовый модул тор, к опорному входу которого подключен опорный генератор, сигнальный вход фазового детектора соединен с входом устройства, отличающеес тем, что, с целью повьшени помехоустойчивости , в него введены п последовательно соединенных блоков преобразовани сигналов, причем выход фазового модул тора подключен к сигнальному входу первого блока преобразовани сигналов, а вьйод последнего Ълока преобразовани сигналов вл ющийс выходом устройства, соединен с опорным входом фазового детектора, опорные входы всех блоков преобразовани сигналов подключены к выходу опорного генератора. СО сл и оо1. A DEVICE FOR PHASE AUTOMATIC FREQUENCY, containing a series-connected phase detector, a filter and a phase modulator, to the reference input of which a reference oscillator is connected, the signal input of the phase detector is connected to the input of the device, characterized in that, in order to improve noise immunity, it has been entered n serially connected signal conversion units, with the output of the phase modulator connected to the signal input of the first signal converting unit, and the output of the last conversion block Neither the signal which is the output of the device is connected to the reference input of the phase detector, the reference inputs of all signal conversion units are connected to the output of the reference oscillator. SO CL and OO
Description
чающеес тем, что блок преобразовани сигналов содержит последовательно соединенные синхронный фильтру усилитель, буферный усилитель выход которого соединен с удравл ющим входом синхронного фильтра, причем выход усилител вл етс выходом блока предбразовани сигналов, сигнальный и опорный входы которого вл ютс соответственно сигнальным и опорным входами синхронного фильтра, при этом каждый из двух каналов синх ронного фильтра содержит фазовращатель , последовательно соединенные первый перемножитель, фильтр нижних частот, линию задержки и второй леремножитель , причем входы первых переи подключены к управл ющему входу синхронного фильтра, выходы вторых перемножителей подключены к входам сумматора, выход которого вл етс выходом синхронного фильтра, опор-ный вход синхронного фильтра подключен к второму входу первого перемножител и входу фазовращател первого канала, выход фазовращател первого канала подключен к второму входу первого перемножител второго канала, а к ,сигнальному входу синхронного фильтра подключены второй вход второго перемножител первого канала и вход фазовращател второго канала, выход которого подключен к второму входу второго перемножител второго канала.SUBSTANCE: signal converting unit contains an amplifier connected in series to a synchronous filter, the buffer amplifier whose output is connected to the synchronizing filter input, the amplifier output being the output of the signal conditioning unit, the signal and reference inputs of which are respectively the signal and reference inputs of the synchronous filter , while each of the two channels of the synchronous filter contains a phase shifter, the first multiplier, the low-pass filter, are connected in series, The delay and the second lever multiplier, the inputs of the first switches are connected to the control input of the synchronous filter, the outputs of the second multipliers are connected to the inputs of the adder, whose output is the output of the synchronous filter, the reference input of the synchronous filter is connected to the second input of the first multiplier and the input of the first phase multiplier channel, the output of the phase shifter of the first channel is connected to the second input of the first multiplier of the second channel, and the second input of the second multiplier is connected to the signal input of the synchronous filter ervogo channel and the second channel input phase shifter, which output is connected to the second input of the second multiplier of the second channel.
Изобретение относитс к радиотехнике и предназначено дл фильтрации гармонического сигнала с неточно известной частотой на фоне шума.The invention relates to radio engineering and is intended to filter a harmonic signal with an inaccurately known frequency against the background of noise.
Известно устройство, содержащее систему ФАПЧ (фазовой автоподстройки частоты) , дополненную специальны регул тором, состо щим из двух вспомогательных перестраиваемых генера- . торов (ПГ), управл емых в противофа е по частоте, сигналом с выхода осйовного фазового детектора С 13.A device containing a PLL (phase locked loop) is known, supplemented by a special regulator consisting of two auxiliary tunable oscillators. tori (PG), controlled in an opposite frequency, the signal from the output of the axial phase detector C 13.
Однако с помощью данного устройства невозможно обеспечить высокую помехоустойчивость при вьщелении сигналов с быстро измен ющейс частотой .However, using this device, it is impossible to provide high noise immunity when allocating signals with a rapidly changing frequency.
Наиболее близким к предлагаемому вл етс устройство дл фазовой автоподстройки частоты, содержащее последовательно соединенные фазовый детектор , фильтр и фазовый модул тор, к опорному входу которого подхслючен опорный генератор, сигнальный вход фазового детектора соединен с входом устройства 23.The closest to the present invention is a device for phase locked loops containing a series connected phase detector, a filter and a phase modulator, to the reference input of which the reference oscillator is connected, the signal input of the phase detector is connected to the input of the device 23.
Недостаток известного Устройства - низка помехоустойчивость при Приаме сигнала с измен ющейс частотой .The disadvantage of the known Device is low noise immunity when the signal is received with variable frequency.
Цель изобретени - повьшение помехоустойчивости .The purpose of the invention is to improve noise immunity.
Поставленна цель достигаетс тем, что в устройство дл фазовой автоподстройки частоты, содержащее последовательно соединенные фазовьйThe goal is achieved by the fact that in a device for phase-locked loop, containing series-connected phase
детектор, фильтр и фазовый модул тор, к опорному входу которого подключен : опорный генератор, сигнальный вход фазового детектора соединен с входом устройства, введены п последовательно соединенных блоков преобразовани сигналов, причем выход фазового модул тора подключен к сигнальному входу первого Шюка преобразовани сигналов , а вьпсод последнего блока преобразовани сигналов, вл ющийс выходом устройства, соединен с опорным входом фазового детектора, опорные входы всех блоков преобразовани сигналов подключены к выходу опорного генератора, а блок преобразовани сигналов содержит последовательно соединенные синхронный фильтр, усилитель, буферный усилитель, выход которого соединен с управл ющим входом синхронного фильтра, причемa detector, a filter and a phase modulator to which the reference input is connected: a reference generator, a signal input of the phase detector connected to the device input, n consecutively connected signal conversion units are inserted, the output of the phase modulator connected to the signal input of the first Signal converter and the transducer the last signal conversion unit, which is the output of the device, is connected to the reference input of the phase detector, the reference inputs of all the signal conversion units are connected to the output reference the generator, and the signal conversion unit contains a series-connected synchronous filter, amplifier, buffer amplifier, the output of which is connected to the control input of the synchronous filter, and
выход усилител вл етс выходом блока преобразовани сигналов, сигнальный и опорный входы которого вл ютс , соответственно сигнальным и опорным входами синхронного фильтра, при этом каждый из двух каналов синхронного фильтра содержит фазовращатель , последовательно соединенные первый перемножитель, фильтр ниж них частот, линию задержки и второй перемножитель, причем входы первых перемножителей вл ютс входами кана лов и подключены к управл ющему входу синхронного фильтра, выходы вторых перемножителей подключены к входам сумматора, выход которого вл ет р выходом синхронного фильтра, опорный вход синхронного фильтра под ключен к второму входу первого перемножител и входу фазовращател первого канала, выход фазовращател пер вого канала подключен к второму вход первого перемножител второго канала а к сигнальному входу синхронного фильтра подключены второй вход второ го перемножител первого канала и вход фазовращател второго канала, выход которого подключен к второму входу второго перемножител второго канала. На фиг. 1 изображена блок-схема устройства; на фиг. 2 - схема блока преобразовани сигналов. Устройство содержит фазовый детектор 1, фильтр 2 нижних частот, фазовый модул тор 3, опорный генератор 4 и п блоков 5 преобразовани си налов. Блок 5 преобразовани сигналов содержит синхронный фильтр 6, усилитель 7. и буферный каскад 8. Синхронный фильтр 6 содержит два канала, в каждом из которых имеютс первый перемножитель 9, фильтр 10 нижних частот, лини 11 задержки, второй перемножитель 12, сумматор 13, а так же два фазовращател 14 и 15. В предложенном устройстве последо вательно соединены фазовый детектор 1, фильтр 2, фазовый модул тор 3 и п блоков 5 преобразовани сигналов, к опорным входам фазового модул тора 3 и блоков 5 преобразовани сигналов подключен опорный генератор 4, приче Сигнальный вход фазового детектора 1 соединен с входом устройства, а выход последнего блока п 5 преобразо вани сигналов, вл ющийс выходом .устройства, соединен с опорным входом фазового детектора 1. В блоке 5 преобразовани сигналов (фиг.2) выход синхронного фильтра 6 соединен с усилителем 7, выход которого вл етс выходом блока 5 и подключен к входу буферного каскада В, выход которого.соединен с входом синхронного фильтра 6, причем сигнальный вход синхронного фильтра 6 вл етс сигнальным входом блока 5 обработки сигналов, а опорный вход синхронного фильтра 6 вл етс опорным входом этого блока. В синхронном фильтре 6 в каждом из двух каналов последоЭвательно соединены первый перемножитель 9, фильтр 10 нижних частот, лини 11 задержки и второй перемножитель 12, причем входы первых перемножителей 9 подключены к входу синхронного Фильтра 6, а выходы вторых перемножителей 12 объединены в общем сумматоре 13, выход которого вл етс выходом синхронного фильтра 6, к опорному входу которого подключен второй вход первого перемножител 9 первого канала и первый фазовращатель 14, выход которого подключен к второму входу первого перемножител 9 второго канала, а к сигнальному входу синхронного фильтра 6 подключены второй вход второго перемножител 12 первого канала и второй фазовращатель 15, выход которого подключен к второму входу второго перемножител 12 второго канала. Устройство работает следующим образом . Пусть на сигнальном входе k-ro блока преобразовани сигналов (БПС) действует напр жение U,.(u)i.«,(t) (1) : На его опорном входе напр жение с выхода опорного генератора U(t) Sln(.cf). (2) Из соотношений видно, что напр жение на выходе k-ro блока 5 имеет вид a(t)sin(u;,i4akft|Wo), «i..{t)t c3t Если напр жение, действующее на выходе фильтра 2,обозначить через Clp(t), а коэффициент фазовой модул ции в модул торе 3 через fb , то на выходе модул тора 3 и следовательно на входе первого БПС 5 действует напр жение () 51 Учитыва , что согласно (3) законы изменени фазы сигналов на входе и выходе k-ro БПС св заны соотношением 3. -c3t . (1 Можно записать, что йо1„ --Р«о() Или в операторной форме . где р - - - оператор дифференцировани . Учитыва (7) и использу методику составлени уравнений, описьгоагощи работу ФАПЧ, найдем дл ФАПЧ, показанной на фиг.1f следующее уравнение ( bH(pl5m(«-a). ; (8) где Н(р) - операторное изображение переходной характеристики фильтра 2. Обозначим ё тогда вместо (8 а - cff, получим . Как можно убедитьс , сопоставив ( 9) с линейной моделью астатической ФАПЧ пор дка, устройство, показанное на фиг.1, представл ет собой электронную реализацию астатической ФАЛЧ произвольного пор дка, если передаточна функци Н(р) имеет вид А . (10) H(p) Z cxfep . -Q 4 Опишем теперь работу БПС, изображенного на фиг.2, и дадим обосновани формулы (3), на которой основано при веденное доказательство того, что ФАПЧ, изображенна на фиг.1, обладает астатизмом п-ой степени. Усилител 7 в БПС имеет четное число каскадов и охвачен цепью положительной обратной св зи,в которую входит синхронный фильтр 6. Коэффициент усилени усилител 7 выбираетс достаточно большим, чтобы компенсировать потери уровн сигнала в синхронном фильтре 6 и поэтому этот усилитель совместно с синхронным фильтром образуют самовозбуждающийс генератор, вырабатывакпций колебани , частота которых определ етс условием баланса фаз. При отсутствии модулирукнцего напр же ни на сигнальном входе БПС, т.е. в (3) ak(t) 01, передаточна характе 86 ристика (uj-lUp) синхронного фильтра равна j(.jr(.-u)(u).a,n (10 . -jUJtr , , . , где е и l,(jw) - передаточные характеристики линий 11 задержки и фильтров 10 нижних частот соответственно- , U)Q - частота в рад/с опорного генератора 4. Если фильтры 10 представл ют собой достаточно простые RC-фильтры, то их передаточна характеристика даетс выражением: чи(м1-г Из (11) и (12) видно, что при W W{j имеем k(0) « 1, т.е. сдвиг фаз в синхронном фильтре б равный О обеспечиваетс в том случае, когда частота колебаний самовозбуждающегос генератора точно равна частоте опорного генератора А. Рассмотрим работу устройства, когда на его сигнальный вход поступает модулирующий сигнал a.(t). При этом, если с выхода опорного генератора 4 на первьШ и второй опорные входы синхронного фильтра б поступают напр жени : w(tUsinKtf«.(t)+4J ; u;2((wt4a(il../j, то на первый и второй сигнальные входы фильтра поступают напр жени U(t| 2s4niOQt и U2(tl 2coSbyj,i.(14) Пусть колебани , действующие на выходе БПС и, следовательно, синхронного фильтра, имеют вид W(t|rsili Wj,(t|+t/| ,(15) где a(t) - закон изменени фазы сигнала на выходе устройства . На выходах перемножителей «2 поучим , U(t (t| + , U(t)( . Полоса пропускани фильтров 10 выбираетс достаточно широкой дл тоо , чтобы сигналы V(t) и V.(t) проthe output of the amplifier is the output of the signal conversion unit, the signal and reference inputs of which are, respectively, the signal and reference inputs of the synchronous filter, each of the two channels of the synchronous filter containing a phase shifter, a first multiplier, a low pass filter, a delay line and a second one multiplier, the inputs of the first multipliers are channel inputs and connected to the control input of the synchronous filter, the outputs of the second multipliers are connected to the inputs of the sum At the output of the synchronous filter, the reference input of the synchronous filter is connected to the second input of the first multiplier and the input of the first channel phase shifter, the output of the first channel phase shifter is connected to the second input of the first multiplier of the second channel and the second input is connected to the signal input of the synchronous filter the second multiplier of the first channel and the input of the phase shifter of the second channel, the output of which is connected to the second input of the second multiplier of the second channel. FIG. 1 shows a block diagram of the device; in fig. 2 is a diagram of a signal conversion unit. The device contains a phase detector 1, a low-pass filter 2, a phase modulator 3, a reference oscillator 4, and n signal converter blocks 5. The signal conversion unit 5 comprises a synchronous filter 6, an amplifier 7. and a buffer stage 8. The synchronous filter 6 contains two channels, each of which has a first multiplier 9, a low-pass filter 10, a delay line 11, a second multiplier 12, an adder 13, and Also, two phase shifters 14 and 15. In the proposed device, phase detector 1, filter 2, phase modulator 3 and n signal conversion units 5 are successively connected to the reference inputs of phase modulator 3 and signal conversion units 5, Si The phase input of the phase detector 1 is connected to the input of the device, and the output of the last signal conversion unit n 5, which is the output of the device, is connected to the reference input of the phase detector 1. In signal conversion unit 5 (figure 2), the output of the synchronous filter 6 is connected to amplifier 7, the output of which is the output of block 5 and connected to the input of the buffer stage B, the output of which is connected to the input of the synchronous filter 6, the signal input of the synchronous filter 6 being the signal input of the signal processing unit 5, and the reference input b The synchronous filter 6 is the reference input of this block. In the synchronous filter 6 in each of the two channels, the first multiplier 9, low-pass filter 10, delay line 11 and second multiplier 12 are connected, the inputs of the first multipliers 9 are connected to the input of the synchronous Filter 6, and the outputs of the second multipliers 12 are combined in a common adder 13 The output of which is the output of the synchronous filter 6, to the reference input of which is connected the second input of the first multiplier 9 of the first channel and the first phase shifter 14, the output of which is connected to the second input of the first multiplier 9 channel, and to the signal input of the synchronous filter 6 are connected the second input of the second multiplier 12 of the first channel and the second phase shifter 15, the output of which is connected to the second input of the second multiplier 12 of the second channel. The device works as follows. Let the voltage U,. (U) i., (T) (1) act on the signal input of the k-ro signal conversion unit (BPS): The voltage from the output of the reference generator U (t) Sln (.) Is at its reference input. cf). (2) From the relations it can be seen that the voltage at the output of the k-ro block 5 has the form a (t) sin (u; i4akft | Wo), “i .. (t) t c3t If the voltage acting at the output of the filter 2, denote by Clp (t), and the phase modulation factor in modulator 3 through fb, then the output of the modulator 3 and therefore the input of the first BPS 5 is voltage () 51 Taking into account that according to (3) the laws of phase change The signals at the input and output of the k-ro BPS are related by a ratio of 3. -c3t. (1 It can be written that yo1 „--Р« about () Or in operator form, where p - - is the differentiation operator. Taking into account (7) and using the method of equations, the help of the PLL, we find for the PLL shown in FIG. 1f the following equation (bH (pl5m ("- a).; (8) where H (p) is the operator image of the transient response of filter 2. We denote it instead of (8 a - cff, we get. As can be seen by comparing (9) with a linear model of an astatic PLL, the device shown in FIG. 1 is an electronic implementation of an astatic FALCH arbitrarily, if the transfer function H (p) has the form A. (10) H (p) Z cxfep. -Q 4 Let us now describe the operation of the BPS shown in Fig. 2, and give the rationale for the formula (3) on which The proof that the PLL shown in Fig. 1 has astatism of the nth degree Amplifier 7 in the BPS has an even number of stages and is covered by a positive feedback circuit that includes a synchronous filter 6. The gain of the amplifier 7 is sufficiently selected large to compensate for the loss of signal level in synchronous filter 6 and therefore Together with a synchronous filter, this amplifier forms a self-excited oscillator, producing oscillations, the frequency of which is determined by the phase balance condition. In the absence of modulation, for example, neither on the BPS signal input, i.e. in (3) ak (t) 01, the transfer characteristic (uj-lUp) of the synchronous filter is j (.jr (.- u) (u) .a, n (10. -jUJtr,,., where e and l, (jw) are the transfer characteristics of delay lines 11 and low-pass filters 10, respectively, U) Q is the frequency in rad / s of the reference oscillator 4. If the filters 10 are fairly simple RC filters, their transfer characteristic is given by : chi (m1-g From (11) and (12) it can be seen that for WW {j, we have k (0) 1 1, i.e., a phase shift in the synchronous filter b equal to O is ensured when the oscillation frequency is self-exciting generator is exactly equal at the frequency of the reference oscillator A. Consider the operation of the device when a modulating signal a. (t) arrives at its signal input. At the same time, if the output of the reference oscillator 4 is connected to the first and second reference inputs of the synchronous filter, the voltages w (tUsinKtf " . (t) + 4J; u; 2 ((wt4a (il ../ j, then the first and second signal inputs of the filter receive voltages U (t | 2s4niOQt and U2 (tl 2coSbyj, i. (14) Let the oscillations, acting on the output of BPS and, therefore, a synchronous filter, have the form W (t | rsili Wj, (t | + t / | , (15) where a (t) is the law of change of the signal phase at the device output. At the outputs of the multipliers "2 I will teach, U (t (t | +, U (t) (. The bandwidth of the filters 10 is chosen wide enough so that the signals V (t) and V. (t))
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU823462659A SU1095418A1 (en) | 1982-07-01 | 1982-07-01 | Phase-lock loop |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU823462659A SU1095418A1 (en) | 1982-07-01 | 1982-07-01 | Phase-lock loop |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1095418A1 true SU1095418A1 (en) | 1984-05-30 |
Family
ID=21019880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU823462659A SU1095418A1 (en) | 1982-07-01 | 1982-07-01 | Phase-lock loop |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1095418A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2704728C1 (en) * | 2018-11-26 | 2019-10-30 | Российская Федерация, от имени которой выступает Федеральное агентство по техническому регулированию и метрологии (Росстандарт) | Electronic stabilization system |
-
1982
- 1982-07-01 SU SU823462659A patent/SU1095418A1/en active
Non-Patent Citations (1)
| Title |
|---|
| 1. Авторское свидетельство СССР № 283316, кл. Н 03 L 7/00, 1965. 2. Первачев С.В. Радиоавтоматика, Радио и св зь, 1982, с. 198, р. 9.2. * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2704728C1 (en) * | 2018-11-26 | 2019-10-30 | Российская Федерация, от имени которой выступает Федеральное агентство по техническому регулированию и метрологии (Росстандарт) | Electronic stabilization system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4211975A (en) | Local signal generation arrangement | |
| GB2149599A (en) | Signal generator | |
| JPH0423862B2 (en) | ||
| US2964714A (en) | Automatic frequency control system | |
| SU1095418A1 (en) | Phase-lock loop | |
| US4797637A (en) | PLL frequency synthesizer | |
| JPH0620197B2 (en) | Variable speed clock recovery circuit | |
| US4310803A (en) | Bandpass filter circuit | |
| US2773179A (en) | Electronic circuits for generation of oscillation, frequency conversion, and other functions | |
| SU1062862A1 (en) | Synchronizer | |
| SU1524172A1 (en) | Synthesizer of discrete signals | |
| SU1259508A1 (en) | Frequency-shift keyer | |
| RU8855U1 (en) | DIGITAL FREQUENCY SYNTHESIS | |
| SU1022312A1 (en) | Frequency synthesizer | |
| RU1826132C (en) | Noise suppressor | |
| SU830652A1 (en) | Frequency synthesizer | |
| RU13279U1 (en) | DIGITAL FREQUENCY SYNTHESIS WITH FREQUENCY MODULATION | |
| SU1166267A1 (en) | Noise generator | |
| SU773946A1 (en) | Synchronizing device | |
| SU1295513A1 (en) | Digital frequency synthesizer | |
| SU1171969A2 (en) | Frequency-phase discriminator | |
| SU809472A1 (en) | Frequency synthesizer | |
| SU1109858A1 (en) | Frequency divider | |
| SU1058075A1 (en) | Digital frequency synthesizer | |
| SU1035776A1 (en) | Digital frequency synthesizer with frequency modulation |