SU1109858A1 - Frequency divider - Google Patents

Frequency divider Download PDF

Info

Publication number
SU1109858A1
SU1109858A1 SU813299565A SU3299565A SU1109858A1 SU 1109858 A1 SU1109858 A1 SU 1109858A1 SU 813299565 A SU813299565 A SU 813299565A SU 3299565 A SU3299565 A SU 3299565A SU 1109858 A1 SU1109858 A1 SU 1109858A1
Authority
SU
USSR - Soviet Union
Prior art keywords
frequency
modulator
input
division
output
Prior art date
Application number
SU813299565A
Other languages
Russian (ru)
Inventor
Герман Степанович Губаревич
Original Assignee
Предприятие П/Я В-2431
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2431 filed Critical Предприятие П/Я В-2431
Priority to SU813299565A priority Critical patent/SU1109858A1/en
Application granted granted Critical
Publication of SU1109858A1 publication Critical patent/SU1109858A1/en

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

ДЕЛИТЕЛЬ ЧАСТОТЫ, содержащий последовательно соединенные первьй модул тор, первый полосовой фильтр, первый блок делени  частоты, .второй модул тор, второй полосовой фильтр и второй блок делени  частоты, отличающийс  тем, что,с целью расширени  диапазона коэффициентов делени , в него введены к последовательно соединенных дополнительных каналов делени  частоты, каждьй из которых состоит из последовательно соединенных модул тора, полосового фильтра и блока делени  частоты, вход модул тора первого дополнительного канала делени  частоты подключени  к выходу второго блока делени  частоты, выход блока делени  частоты VC -го дополнительного канала делени  частоты соединен с первым входом первого модул тора, при этом к вторым входам каждого из модул торов подключены выходы соответствующих вновь введенных (к+2) входных делителей частоты, входы которых объединены и  вл ютс  (Л входом делител  частоты.A FREQUENCY DIVIDER containing a series-connected first modulator, a first band-pass filter, a first frequency dividing unit, a second modulator, a second band-pass filter, and a second frequency dividing unit, characterized in that, in order to expand the range of dividing coefficients, connected additional frequency division channels, each of which consists of a serially connected modulator, band-pass filter and frequency division unit, the modulator input of the first additional division channel the frequency of connection to the output of the second frequency dividing unit, the output of the frequency dividing unit VC of the auxiliary dividing channel is connected to the first input of the first modulator, while the outputs of the corresponding newly introduced (to + 2) input frequency dividers The inputs of which are combined and are (L input frequency divider.

Description

оabout

UDUD

эоeo

: l

х Изобретение относитс  к радиотехнике и может использоватьс  в устрой ствах формировани  сеток когерентных частот 8 радиоприемных и радиопереда юи(их устройствах. Известен делитель частоты, содержан ий последовательно соединенные ба лансный модул тор, фильтр нижних частот, усилитель и один или несколь ко делителей частоты на два, выход последнего из которых соединен с вторым входом балансного модул тора 11. Недостатком делител   вл етс  при менение в цепочке последовательно включенных делителей частоты только на два, что ограничивает набор возможных коэффициентов делени . Наиболее близким по технической сущности к предлагаемому  вл етс  делитель частоты, содержащий последо вательно соединенные первый модул тор , первый полосовой фильтр, первый блок делени  частоты, второй модул тор , второй полосовой фильтр и ВТОрой блок делени  частоты t 21. Однако известньм делитель частоты имеет ограниченньй набор коэффициентов делени . Цель изобретени  - расширение диа пазона коэффициентов делени . Поставленна .цель достигаеПг  тем что в делитель частоты, содержащий последовательно соединенные первьй модул тор, первьй полосовой фильтр, первый блок делени  частоты, второй модул тор, второй полосовой фильтр и второй блок делени  частоты, введены К. последовательно соединенных допол нительных каналов делени  частоты, каждый из которых состоит из последо вательно соединенных модул тора, полосового фильтра и блока делени  частоты, вход модул тора первого дополнительного канала делени  частот подключен .к выходу второго блока делени  частоты, выход блока делени  частоты k -го дополнительного канала делени  частоты соединен с первым входом первого модул тора, при этом к вторым входам ка дого из модул торов под ключены вьгходы соответствую щих вновь введенных (к+2) входных де лителей частоты, входы которых объединены и  вл ютс  входом делител  .частоты. На чертеже изображена структурна  электрическа  схема делител  частоты Делитель содержит (к+ 2) г.хшшых делителей 1 частоты, первьм модул тор 2, первый полосовой фильтр 3, nepBbii блок делени  частоты , второй модул тор 5, второй полосовой фильтр 6, второй блок 7 делени  частоты, К дополнительных каналов 8 делени  частоты,каждый из которых состоит из модул тора 9, полосового фильтра 10 и блока 1 1 делени  частоты. Делитель работает следующим образом . На первый вход первого модул тора 2 поступает входной сигнал частотой вч, т|, , где , - коэффициент делени  первого входного делител  1 частоты. На второй вход первого моду,л тора 2 поступает сигнал с выхода блока 11 делени  К-го дополнительного канала 8 делени  частоты. Каждый из блоков 4, 7 и 11 делени  содержит цепочку простых делителей частоты, выполненных в виде гармонического делител , например автогенератора, работающего в режиме жесткой синхронизации от сигнала с выхода соответствующего полосового фильтра 3, 6 и 10, настроенного на разностную или суммарную частоту входного сигнала ч /wij/ и выходного сигнала предшествующего блока 4, 7 и 11 делени . Дл  tc-ro дополнительного канала 8 делени  входна  частота fic-A биу , fiiL-г ewv 1 / где общий коэффициент делени  блока 11 делени  (К-1) дополнительного канала 8 делени  частоты. Таким образом, на два входа первого модул тора 2 поступают сигналы достаточной амплитуды и близкие по частоте, которые необходимы дл  осуществлени  захвата и режима синхронизации первого блока 4 делени , включенного после первого полосового фильтра 3, настроенного на раэностную или суммарную частоту сигналов. Реч с - fueuv.lm,Поэтому после модул тора 2 практи чески не требуетс  дополнительного усилени  дл  компенсации потерь преобразовани  в модул торе 2. Первый блок 4 делени  содержит цепочку простых делителей частоты на два, на три и на п ть в требуемом количественном сочетании дл  получени  коэффЧ1Ц1ента делени  v . Выход первого блока 4 делени  под ключей к второму входу второго модул тора 5, первьп вход которого подключей к входу устройства через вход ной делитель 1 частоты с коэффициентом делени  Разностный или суммарный сигнал с выхода модул тора 5, равный поступает на вход второго блока 7 -де лени  через полосовой фильтр 6. Второй блок 7 делени  осуществл ет деле ние разностной или суммарной Чй стоты в Hj раз. Далее выход второго блока 7 делени  подключен к второму входу модул тора 9 первого дополнительного канала делени  и т.д. Так как на все входы модул торов 2, 5 и 9 при подаче входной частоты F подаютс  сигналы, то така  замк нута  система с обратной св зью с выхода на вход первого модул тора начинает работать, все делители вход т в захват и синхронизм. Только в этом случае обеспечиваетс  во всем устройстве баланс частот. Выходами делител  частоты  вл ютс  выходы каж дого из блоков 4, 7 и 11 делени . В общем виде возможные коэффитдиен ты делени  выражаютс  формуло . | « Д ф4« де К - число каналов допемип, КОЭ(|к1 ИЦИСИТ (11Я ц.ч,11Ч.1ч делителей 1 частоты Г-1ч канала, Ж - коэффициент делснгш блокол 4, 7 и 11 делени . Индексы при коэф4)мциспт.)х m и п п ормуле принимают значение pi-d p., еслмг-р 0; есАмt-p40, « -{tiu, еслцv.34k; еслиi k-, C-Ci 4 j +« t fc, . I in-к, если :, ,1,2,..., K-2. Поскольку в качестве простьк делителей частоты в блоках 4, 7 и 11 делени  применены автогенераторы, работающие в режиме жесткой синхронизации , точки синхронизации кратны периоду делимой частоты Fex . Поэтому прив зка фазы выходных сигналов fWf,- также кратна некоторому дискрету периода входного сигнала делимой частоты 360г буд. В этих точках фаза выходных сигналов п когерентно прив зана к фазе входного сигнала ц и эти точки в установившемс  режиме устойчивы. Предлагаемый.делитель частоты позвол ет получить любой требуемый коэффициент делени  и, кроме того, одновременно при этом еще несколько других коэффициентов делени , т.е. одновременно создаетс  сетка когерентных частот.x The invention relates to radio engineering and can be used in coherent frequency grids 8 radio receivers and radio transmitters (their devices. The frequency divider is known, which contains a series-connected balanced modulator, low-pass filter, amplifier, and one or more frequency dividers by two, the output of the latter of which is connected to the second input of the balanced modulator 11. The disadvantage of the divider is that the series-connected frequency dividers only use two in the chain, which limits The set of possible division factors is the closest to the technical aspect of the present invention, a frequency divider comprising a first modulator, a first bandpass filter, a first frequency division unit, a second modulator, a second bandpass filter, and a second frequency division block t 21, which are connected in series. However, the known frequency divider has a limited set of division factors The aim of the invention is to expand the range of division factors. The goal is to achieve the fact that the frequency divider, the second modulator, the second band pass filter, and the second frequency division block are entered in the frequency divider, the first band-pass filter, the first frequency division unit, the second modulator, each of which consists of series-connected modulator, band-pass filter and frequency division unit, the modulator input of the first additional frequency division channel is connected to the output of the second division unit frequency, the output of the frequency block of the kth additional frequency division channel is connected to the first input of the first modulator, while the inputs of the corresponding newly entered (to + 2) input frequency dividers, the inputs of which are connected to the second inputs of each of the modulators are combined and are the input of the frequency divider. The drawing shows a structural electrical circuit of a frequency divider. The divider contains (k + 2) shshshih frequency dividers 1, the first modulator 2, the first band-pass filter 3, the nepBbii frequency division unit, the second modulator 5, the second band-pass filter 6, the second block 7 frequency divisions; To additional frequency division channels 8; each of which consists of a modulator 9, a band-pass filter 10 and a frequency division block 1 1. The divider works as follows. The first input of the first modulator 2 receives the input signal of the frequency rf, t |, where, is the division factor of the first input divider 1 frequency. To the second input of the first mode, L o tor 2, a signal is output from the unit 11 for dividing the K-th additional channel 8 for dividing frequency. Each of blocks 4, 7 and 11 of the division contains a chain of simple frequency dividers made in the form of a harmonic divider, for example an auto-oscillator operating in hard synchronization from the output of the corresponding band-pass filter 3, 6 and 10 tuned to the difference or total frequency of the input signal h / wij / and the output signal of the preceding block 4, 7 and 11 divisions. For the tc-ro of the additional division channel 8, the input frequency fic-A biu, fiiL-g ewv 1 / where the total division factor of the division unit 11 (K-1) of the additional channel 8 frequency division. Thus, the signals of sufficient amplitude and close in frequency, which are necessary for capturing and synchronizing the first dividing unit 4, connected after the first bandpass filter 3, tuned to the equal or total frequency of the signals, arrive at the two inputs of the first modulator 2. Speech c is fueuv.lm. Therefore, after modulator 2, additional amplification is practically not required to compensate for conversion losses in modulator 2. The first dividing unit 4 contains a chain of simple frequency dividers by two, by three and by five in the required quantitative combination for obtain the division coefficient v. v. The output of the first subdivision block 4 to the second input of the second modulator 5, the first input of which is connected to the device input through the frequency divider 1 with the division factor Difference or sum signal from the output of the modulator 5, which is equal to the input of the second block 7 -de through the band-pass filter 6. The second division block 7 carries out the division of the difference or total frequency by Hj times. Next, the output of the second dividing unit 7 is connected to the second input of the modulator 9 of the first additional dividing channel, etc. Since all inputs of modulators 2, 5, and 9 are given signals when the input frequency F is applied, such a closed loop system with feedback from the output to the input of the first modulator begins to work, all dividers enter the capture and synchronism. Only in this case is the balance of frequencies available throughout the device. The outputs of the frequency divider are the outputs of each of blocks 4, 7, and 11 divisions. In general terms, the possible division ratio is expressed by the formula. | “D f4” de K is the number of channels, Depemip, COE (| K1 ICCIIT (11 I c. H, 11 × 1 h dividers 1 of the frequency G – 1 h of the channel, W - dalsng block ratio of 4, 7 and 11 divisions. Indices at 4)) .) x m and n p Formula take the value pi-d p., iflmg-p 0; ecAmt-p40, "- {tiu, ifltsv.34k; if i k-, C-Ci 4 j + «t fc,. I in-to, if:,, 1,2, ..., K-2. Since the oscillators operating in hard synchronization mode are used as simple frequency dividers in blocks 4, 7, and 11, synchronization points are multiples of the period of the divisible frequency Fex. Therefore, the phase assignment of the output signals fWf, is also a multiple of some sampling of the period of the input signal of the dividend frequency 360g bud. At these points, the phase of the output signals is coherently tied to the phase of the input signal, and these points are steady in the steady state. The proposed frequency divider makes it possible to obtain any desired division factor and, moreover, at the same time several other division factors, i.e. a coherent frequency grid is simultaneously created.

j; i;j; i;

Claims (1)

ДЕЛИТЕЛЬ ЧАСТОТЫ, содержащий последовательно соединенные первый модулятор, первый полосовой фильтр, первый блок деления частоты, .второй модулятор, второй полосовой фильтр и второй блок деления частоты, о тли ч а ющи й с я тем, что,с целью расширения диапазона коэффициентов деления, в него введены к последовательно соединенных дополнительных каналов деления частоты, каждый из которых состоит из последовательно соединенных модулятора, полосового · фильтра и блока деления частоты, вход модулятора первого дополнительного канала деления частоты подключения к выходу второго блока деления частоты, выход блока деления частоты к -го дополнительного канала деления частоты соединен с первым входом первого модулятора, при этом к вторым входам каждого из модуляторов подключены выходы соответствующих вновь введенных (к+2) входных делителей частоты, вхо- § ды которых объединены и являются входом делителя частоты.A frequency divider comprising serially connected first modulator, first bandpass filter, first frequency division unit, second modulator, second bandpass filter and second frequency division unit, which, in order to expand the range of division coefficients, it introduces to the series-connected additional channels of frequency division, each of which consists of a series-connected modulator, a bandpass filter and a frequency division unit, the modulator input of the first additional channel of division the connection frequency to the output of the second frequency division unit, the output of the frequency division unit to the nth additional channel of frequency division is connected to the first input of the first modulator, while the outputs of the corresponding newly introduced (to + 2) input frequency dividers are connected to the second inputs of each modulator - § which are combined and are the input of the frequency divider. >> 1 1109858 21 1109858 2
SU813299565A 1981-05-22 1981-05-22 Frequency divider SU1109858A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813299565A SU1109858A1 (en) 1981-05-22 1981-05-22 Frequency divider

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813299565A SU1109858A1 (en) 1981-05-22 1981-05-22 Frequency divider

Publications (1)

Publication Number Publication Date
SU1109858A1 true SU1109858A1 (en) 1984-08-23

Family

ID=20962419

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813299565A SU1109858A1 (en) 1981-05-22 1981-05-22 Frequency divider

Country Status (1)

Country Link
SU (1) SU1109858A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Патент US № 3605023, кл. 328-25, 14.09.71. 2. Авторское свидетельство СССР по за вке № 3257836, кл. Н 03 В 19/00, 02.03.81 (прототип). *

Similar Documents

Publication Publication Date Title
US3204034A (en) Orthogonal polynomial multiplex transmission systems
US2509963A (en) Radio receiving and frequency conversion system
US3008043A (en) Communications receiver
SU1109858A1 (en) Frequency divider
US3641445A (en) Frequency analyzer
SU542350A1 (en) Signal correction device
SU1166264A1 (en) Frequency divider
SU1029390A1 (en) Frequency divider
SU773946A1 (en) Synchronizing device
SU389607A1 (en) DEVICE FOR OBTAINING DISCRETE FREQUENCIES
SU698115A1 (en) Device for phase tuning of frequency
SU1518880A1 (en) Multichannel synchronous filter
SU788410A1 (en) Phasing device
SU636555A1 (en) Analyzer of spectrum of electric voltages
SU1225039A1 (en) Digital frequency-shift keyer
SU632098A1 (en) Arrangement for correcting phase-frequency characteristic non-uniformity in communicationchannels
SU1332241A1 (en) Device for measuring the complex gain factor of a four-terminal network
SU658708A1 (en) Frequency multiplier
SU1163481A1 (en) Compensator of mutual interferences in symmetric communication lines
US2920287A (en) Variable-delay system
SU1425865A1 (en) Arrangement for compensating for phase shift in communication channels
SU1259482A1 (en) Automatic frequensy control device
SU1166327A1 (en) Device for synchronising multchannel communication system
SU866694A1 (en) Frequency divider of harmonic oscillations with countdown of 2:1
SU964995A1 (en) Multichannel radio receiving device