RU8855U1

RU8855U1 - DIGITAL FREQUENCY SYNTHESIS

Info

Publication number: RU8855U1
Application number: RU98105289/20U
Authority: RU
Inventors: Н.Н. Гончаров; И.А. Курилов
Original assignee: Гончаров Николай Николаевич
Priority date: 1998-03-26
Filing date: 1998-03-26
Publication date: 1998-12-16

Abstract

Цифровой синтезатор частот, содержащий последовательно соединенные опорный генератор, делитель частоты с фиксированным коэффициентом деления, частотно-фазовый детектор, фильтр нижних частот и управляемый генератор, а также делитель частоты с переменным коэффициентом деления, выход которого соединен со вторым входом частотно-фазового детектора, отличающийся тем, что в него введены последовательно соединенные интегратор, инвертор, ключ и управляемый фазовращатель, сигнальный вход которого соединен с выходом управляемого генератора, а выход управляемого фазовращателя соединен со входом делителя частоты с переменным коэффициентом деления и является выходом устройства, при этом вход интегратора через разделительный конденсатор соединен с выходом фильтра нижних частот, управляющий вход ключа - с выходом индикатора синхронизма, вход которого соединен с выходом частотно-фазового детектора.A digital frequency synthesizer comprising a reference oscillator, a frequency divider with a fixed division coefficient, a frequency-phase detector, a low-pass filter and a controlled generator, as well as a frequency divider with a variable division coefficient, the output of which is connected to the second input of the frequency-phase detector, characterized in the fact that a series-connected integrator, inverter, key and a controlled phase shifter are introduced into it, the signal input of which is connected to the output of a controlled generator, and the output of the controlled phase shifter is connected to the input of the frequency divider with a variable division coefficient and is the output of the device, while the integrator input is connected to the output of the low-pass filter through an isolation capacitor, the control input of the key is connected to the output of the synchronism indicator, the input of which is connected to the output of the frequency-phase detector.

Description

ЦИФЮВОЙ СИНТЕЗАТОР ЧАСТОТDIGITAL FREQUENCY SYNTHESIS

Полезная модель относится к радиотехнике и может быть использована в приемопередающих и контрольно-измерительных устройствах.The utility model relates to radio engineering and can be used in transceiver and instrumentation.

Известен цифровой синтезатор частот (ЦСЧ), построенный по однокольцевой схеме импульсно-фазовой автоподстройки частоты (ИФАПЧ) с делителем частоты с переменным коэффициентом деления (ДГ1КД) в цепи обратной связи (см. Губернаторов О.И., Соколов Ю.Н. Цифровые синтезаторы частот радиотехнических систем. М.:, «Энергия, 1973.С. 43). Этот синтезатор имеет кольцо ИФАПЧ, содержащее последовательно соединенные управляемый генератор (УГ), делитель частоты с перемекиым коэффициентом деления (Д11КД), импульсно-фазовый детектор (ИФД), фильтр нижних частот (ФПЧ), выход которого соединен с управляющим входом УГ. Другой вход ИФД через делитель частоты с фиксированным коэффициентом деления (ДФКД) соединен с выходом высокостабильного опорного кварцевого генератора (ОГ).A well-known digital frequency synthesizer (DSC), built on a single-ring pulse-phase-locked loop (IFAP) with a frequency divider with a variable division ratio (DG1KD) in the feedback circuit (see. Governors OI, Sokolov Yu.N. Digital synthesizers frequencies of radio engineering systems. M.:, "Energy, 1973. P. 43). This synthesizer has an IFAPCH ring containing a controlled oscillator (UG) connected in series, a frequency divider with a variable division coefficient (D11KD), a pulse-phase detector (IFD), and a low-pass filter (HPF), the output of which is connected to the control input of the UG. The other input of the IFD through a frequency divider with a fixed division ratio (DPCD) is connected to the output of a highly stable reference crystal oscillator (OG).

Выходная частота синтезатора йых - fyr определяется как:The output frequency of the synthesizer - fyr is defined as:

где Fcp - частота сравнения на опорном входе ИФД;where Fcp is the comparison frequency at the reference input of the IFD;

N - коэффициент деления ДПКД.N is the division coefficient of the DPKD.

Изменяя коэффициент деления ДПКД, можно изменять частоту выходного сигнала ЦСЧ дискретными приращениями (щагами), причем щаг сетки частот Рш равен частоте сравнения Fcp, а точность установки щага определяется точностью и стабильностью частоты опорного генератора ОГ. Педостаток этого синтезатора заключается в том, что невозможно выбирать частоту сравнения выще заданного щага сетки частот, т.е. Fcp Гш. При существующей тенденции к уменьшению щага сетки частот и ужесточению норм по подавлению паразитной частотной модуляции, возникающей из-за импульсных помех с частотой сравнения в цепи управления УГ, полоса пропускания в кольце ИФАПЧ обычно в 50-100 раз меньще значения частоты сравнения, что резко снижает быстродействие синтезатора.By changing the division coefficient of the DPKD, it is possible to change the frequency of the output signal of the DSC by discrete increments (steps), and the step of the frequency grid Psh is equal to the comparison frequency Fcp, and the accuracy of installation of the step is determined by the accuracy and stability of the frequency of the reference exhaust generator. The pedagogue of this synthesizer is that it is impossible to choose a comparison frequency higher than a given step of the frequency grid, i.e. Fcp Gsh. With the current tendency to reduce the step of the frequency grid and tighten the standards for suppressing spurious frequency modulation due to pulsed interference with the comparison frequency in the control circuit of the UHF, the passband in the IFAP ring is usually 50-100 times smaller than the comparison frequency, which sharply reduces synthesizer speed.

Паиболее близким по технической сущности к предлагаемому является цифровой синтезатор частоты (см. патент США Г93714463, Кл.307-232 от 30.01.73), содержащий соединенные в кольцо управляемый генератор, делитель частоты с переменным коэффициентом деления, частотно-фазовый детектор и фильтр нижних частот, а также последовательно соединенные опорный генератор и делитель частоты с фиксированным коэффициентом деления. Однако быстродействие известного ЦСЧ остается недостаточным, что обусловлено инерционностью ФПЧ, которая определяется необходимостьюThe closest in technical essence to the proposed one is a digital frequency synthesizer (see US patent G93714463, Cl. 307-232 from 01/30/73), containing a controlled oscillator connected in a ring, a frequency divider with a variable division ratio, a frequency-phase detector and a lower filter frequencies, as well as a series-connected reference oscillator and frequency divider with a fixed division ratio. However, the speed of the known DSC remains insufficient, due to the inertia of the PLL, which is determined by the need

М.Кл/- H03L7/18 M.C / / - H03L7 / 18

подавления до заданного уровня помех с частотой сравнения Fcp и ее гармоник в цепи управления УГ.suppressing to a given level of interference with the frequency of comparison Fcp and its harmonics in the control circuit of the UG.

Целью предлагаемого технического решения является уменьшение уровня паразитной частотной модуляции при одновременном увеличении быстродействия.The aim of the proposed technical solution is to reduce the level of spurious frequency modulation while increasing performance.

Поставленная цель достигается тем, что в ЦСЧ, содержащий последовательно соединенные опорный генератор, делитель частоты с фиксированным коэффициентом деления, частотно-фазовый детектор, фильтр 1шжних частот и управляемый генератор, а также делитель частоты с переменным коэффициентом деления, выход которого соединен с вторым входом частотно-фазового детектора, введены последовательно соединенные интеграгор, инвертор, ключ и управляемый фазовращатель, сигнальный вход которого соединен с выходом зшравляемого генератора, а выход управляемого фазовращателя соединен с входом делителя частоты с переменным коэффициентом деления и является выходом устройства. При этом вход интегратора через разделительный конденсатор соединен с выходом фильтра нижних частот, управляющий вход ключа - с выходом индикатора синхронизма, вход которого соединен с выходом частотно-фазового детектора.This goal is achieved by the fact that in the CSC containing a reference oscillator, a frequency divider with a fixed division ratio, a frequency-phase detector, a 1-frequency filter and a controlled generator, as well as a frequency divider with a variable division ratio, the output of which is connected to the second input frequency -phase detector, a series-connected integragor, an inverter, a key and a controlled phase shifter are introduced, the signal input of which is connected to the output of the zrashivaemy generator, and the output is controlled The desired phase shifter is connected to the input of the frequency divider with a variable division coefficient and is the output of the device. In this case, the integrator's input is connected to the output of the low-pass filter through an isolation capacitor, the control input of the key is connected to the output of the synchronism indicator, the input of which is connected to the output of the frequency-phase detector.

Сопоставительный анализ с устройством-прототипом показывает, что здесь с помощью введенных новых элементов, объединенных соответствующими связями с остальными узлами схемы, происходит дополнительное подавление паразитной частотной модуляции (ПЧМ) выходного сигнала синтезатора. А это, в свою очередь, позволило уменьшить инерционность ФНЧ в цепи управления УГ и тем самым повысить быстродействие синтезагсфа. Таким образом, в предложенном ЦСЧ значительно уменьшается уровень паразитной частотной модуляции выходного сигнала при одновременном увеличении быстродействия.A comparative analysis with the prototype device shows that here, with the help of the introduced new elements, combined with the corresponding links with the other nodes of the circuit, there is an additional suppression of spurious frequency modulation (FFM) of the synthesizer output signal. And this, in turn, made it possible to reduce the inertia of the low-pass filter in the control circuit of the gas and thereby increase the speed of synthesisgf. Thus, in the proposed DSS significantly reduces the level of spurious frequency modulation of the output signal while increasing speed.

Технические решения со сходньпш признаками заявителю неизвестны. Следовательно, можно сделать вывод, что предлагаемое решение обладает существенными отличиями.Technical solutions with similar characteristics to the applicant are unknown. Therefore, we can conclude that the proposed solution has significant differences.

Па чертеже приведена структурная электрическая схема цифрового синтезатора частот.Pa drawing shows a structural electrical circuit of a digital frequency synthesizer.

Цифровой синтезатор частот содержит последовательно соединенные опорный генератор ОГ1, делитель частоты с фиксированным коэффициентом деления ДФКД2, частотно-фазовый детектор ЧФДЗ, фильтр нижних частот ФПЧ4 и управляемый УГ5, а также делитель частоты с переменным коэффициентом деления ДПКД6, последовательно соединенные интегратор ППТ7, инвертор ИПВ8, ключ Kni9, управляемый фазовращатель УФ 10, сигнальный вход которого соединен с выходом УГ5, а выход управляемого фазовращателя УФ 10 соединен со входом Д11КД6 и является выходом устройства. При этом вход интегратора ИПТ7 через разделитеаяйлш конденсатор 11 соединен с выходом ФПЧ4, управляюпщй вход ключа Кл9 - сThe digital frequency synthesizer contains a reference oscillator OG1 connected in series, a frequency divider with a fixed dividing factor DFKD2, a frequency-phase detector ChFDZ, a low-pass filter FPC4 and a controlled UG5, as well as a frequency divider with a variable fission coefficient DPKD6, a series-connected integrator PPT7, an inverter IPV8, Kni9 key, controlled phase shifter UV 10, the signal input of which is connected to the output of UG5, and the output of the controlled phase shifter UV 10 is connected to the input D11KD6 and is the output of the device. At the same time, the input of the IPT7 integrator through the split capacitor 11 is connected to the output of the FPP4, the control input of the Kl9 key is connected to

выходом индикатора синзчюнизма ИС12, вход которого соединен с выходом ЧФДЗ.the output of the synchunism indicator IS12, the input of which is connected to the output of ChFDZ.

Цифровой синтезатор частот работает следующим образом. После переключения выходной частоты синтезатора нутем изменения коэффициента деления N ДПКД6 и установления режима синхронизма в кольце ИФАПЧ с выхода индикатора синхронизма ИС12 на управляющий вход ключа Кл9 поступает сигнал разрешения и ключ Кл9 открывается. При этом на управляющий вход УГ5 с выхода ФНЧ4 поступает управляющий сигнал, в котором есть помеховые составляющие с частотами, кратными частоте сравнения Fcp, которые вызывают паразитную частотную модуляцию выходного сигнала УГ5. С выхода УГ5 высокочастотный сигнал с некоторым уровнем ПЧМ поступает на сигнальный вход управляемого фазовращателя УФ 10. на упраъляюлщи вход которого с выхода ФНЧ4 через разделительный конденсатор 11 (чтобы не проходила постоянная составляющая), интегратор ИНТ7, инвертор 1ШВ8 и открытый в режиме синхронизма ключ Кл9 поступают в противофазе те составляющие управляющего сигнала УГ5, которые вызвали ПЧМ его выходного сигнала. От этого напряжения помех в УФ 10 осуществляется фазовый сдвиг высокочастотного сигнала УГ5 так, что на выходе УФ 10 формируется тот же высокочастотный сигнал, но свободный от паразитной угловой модуляции, кoтqpaя имела место в выходном сигнале УГ5. Таким образом на выходе УФ10 (выходе устройства) формируется высокочастотный сигнал с подавленной ПЧМ.Digital frequency synthesizer operates as follows. After switching the output frequency of the synthesizer with the chickpea, changing the division coefficient N DPKD6 and setting the synchronism mode in the IFAPC ring from the output of the synchronism indicator IS12 to the control input of key Cl9, a permission signal is received and the key Cl9 is opened. At the same time, a control signal is supplied to the control input of UG5 from the output of the low-pass filter 4, in which there are interference components with frequencies that are multiples of the comparison frequency Fcp, which cause parasitic frequency modulation of the output signal of UG5. From the UG5 output, a high-frequency signal with a certain frequency converter frequency is fed to the signal input of the controlled phase shifter UV 10. To its input, from the output of the low-pass filter through the isolation capacitor 11 (so that the DC component does not pass), the INT7 integrator, the 1ShV8 inverter and the Кl9 switch open in synchronism mode are received in contrast to those components of the control signal UG5, which caused the IFM of its output signal. From this interference voltage in UV 10, a phase shift of the high-frequency signal UG5 is carried out so that the same high-frequency signal is generated at the output of UV 10, but free from stray angular modulation, which occurred in the output signal of UG5. Thus, a high-frequency signal with suppressed IFM is formed at the output of UV10 (the output of the device).

С целью повыщения быстродействия в предложенном ЦСЧ можно значительно уменьшить инерционность ФНЧ4, не опасаясь, что это вызовет повыщение зфовня помеховых составляющих с его выхода и, соответственно, увеличение угловой модуляции высокочастотного сигнала УГ5. В предложенном устройстве за счет перераспределения подавления ПЧМ между ФНЧ4 и вновь введенными узлами можно увеличить общее подавление ПЧМ выходного сигнала и одновременно повысить быстродействие путем расширения полосы цропусканЕМ кольца ИФАПЧ из-за зтйеньщения инерционности ФНЧ4.In order to increase the speed in the proposed CSC, it is possible to significantly reduce the inertia of the low-pass filter 4, without fear that this will increase the noise level of the interfering components from its output and, accordingly, increase the angular modulation of the high-frequency signal UG5. In the proposed device, due to the redistribution of the IF frequency suppression between the LPF4 and newly introduced nodes, it is possible to increase the total IF frequency suppression of the output signal and at the same time increase the speed by expanding the bandwidth of the IFAP ring due to the reduced inertia of the LPF4.

В переходном режиме при переключении частот синтезатора, когда разность фаз на входах ЧФДЗ превышает заранее установленную максимальную величину, от изменяющегося выходного сигнала ЧФДЗ срабатывает индикатор синхронизма ИС12 и на его выходе формируется запрещающий сигнал, который поступает на управляющий вход ключа Кл9. В результате этого ключ Кп9 залфывается и кольце ИФАПЧ происходит обычная подстройка частоты синтезатора, причем быстродействие ЦСЧ при этом определяется только ФНЧ4, инерционность которого выбирается значительно меньще той, которая необходима для подавления помеховых составляющих до заданного значения ПЧМ на выходе УГ5. Педостающее подавление ПЧМ в режиме синхронизма обеспечивается с помощью УФ10, который модул | уетсяIn the transition mode, when switching the synthesizer frequencies, when the phase difference at the ChFDZ inputs exceeds a predetermined maximum value, the IS12 synchronism indicator is activated from the changing ChFDZ output signal and a inhibit signal is generated at its output, which is fed to the control input of the Kl9 key. As a result of this, the key Кп9 is locked up and the IFAPC ring is tuned to the synthesizer frequency, and the speed of the DSP is determined only by the low-pass filter 4, the inertia of which is chosen much less than that necessary to suppress the interference components to a given value of the frequency converter at the output of UG5. Pedal frequency IFM suppression in synchronism mode is provided using UV10, which module | is comfortable

(управляется) в противофазе напряжением помех по дополнительному каналу через разделительный конденсатор 11, интегратор ИНТ7, инвертор ИНВ8 и Ю1ЮчК119.(controlled) in antiphase by the interference voltage through an additional channel through an isolation capacitor 11, integrator INT7, inverter INV8 and Yu1YuchK119.

Доказательством возможности осуществления предлагаемого устройства является то, что вводимые блоки типовые и вы полнены на широко известных микросхемах. В качестве интегратора и инвертора можно использовать операционные усилители на микросхемах 140УД20, а в качестве ключа микросхему 564КТЗ. Индикатор синхронизма представляет собой амплитудный детектор с заранее установленным порогом срабатывания, который также широко применяется в ЦСЧ. Управляемый фазовраш,атель можно построить на параллельных или последовательных колебательных; контурах. В качестве изменяемого параметра в таких устройствах используют емкость в икапа, на который подается управляюш,ее напряжение (см.,например. Проектирование радиолокационных приемных устройств. Учебное пособие для радиотехнических специальностей ВУЗов. Под редакцией М.А. Соколова. М.:, «Высшая пжола, 1984, С. 122).The proof of the feasibility of the proposed device is that the input units are typical and are made on widely known microcircuits. As an integrator and inverter, operational amplifiers based on 140UD20 microcircuits can be used, and 564KTZ as a key. The synchronism indicator is an amplitude detector with a predetermined response threshold, which is also widely used in DSC. Controlled phase shifter, studio can be built on parallel or sequential oscillatory; contours. As a variable parameter in such devices, the capacitance in the Icapa, to which the control is supplied, is used, its voltage (see, for example, Designing Radar Receiving Devices. A Training Manual for Radio Engineering Specialties of Universities. Edited by MA Sokolov. M.:, “ Higher Pzhola, 1984, p. 122).

Таким образом, применение предлагаемого цифрового синтезатора частот позволяет уменьшить уровень паразитной частотной модуляции и одновременно решить задачу увеличения быстродействия.Thus, the application of the proposed digital frequency synthesizer can reduce the level of spurious frequency modulation and at the same time solve the problem of increasing speed.

Claims

A digital frequency synthesizer comprising a reference oscillator, a frequency divider with a fixed division coefficient, a frequency-phase detector, a low-pass filter and a controlled generator, as well as a frequency divider with a variable division coefficient, the output of which is connected to the second input of the frequency-phase detector, characterized in the fact that a series-connected integrator, inverter, key and a controlled phase shifter are introduced into it, the signal input of which is connected to the output of a controlled generator, and the output of the controlled phase shifter is connected to the input of the frequency divider with a variable division coefficient and is the output of the device, while the input of the integrator through the isolation capacitor is connected to the output of the low-pass filter, the control input of the key is connected to the output of the synchronism indicator, the input of which is connected to the output of the frequency-phase detector.