Изобретение относитс к автоматике и измерительной техтике и может быть использовано при построении аналого-цифровых систем. Известен аналого-дискретный сум матор, содержащий два аналоговых сумматора и пороговый элемент (1. Недостатком такого сумматора вл етс низка тгочиость при сумми ровании быстромен ющихс сигналов из-за переходных процессов, возникающих -в сумматорах при скачках напр жени на вычитающих входах; Наиболее близким техническим решением к данному изобретению вл етс устройство 2, содержащее первый и второй блоки суммировани , пороговый блок, выход которого соединен с первым входом второг блока суммировани , два ключа, информационные входы которых подключены соответственно к входу ана лого-дискретного сумматора и к выходу первого блока суммировани , выходы ключей соединены соответственно с вторым и третьим входами второго блока суммировани , управл щие входы ключей соединены с вторы . выходом порогового блока. Недостаток известного устройства невысока точность. Цель изобретени г повышение точ ности суммировани . Поставленна цель достигаетс тем, viro в аналого-дискретном сумма торе , содержащем первый и второй бл ки суммировани , первый и второй кл чи и пороговый блок, первые вход и выход которого соединены соответственно с выходом и с первым входом второго блока суммировани , а второ выход подключен к управл ющим эхода ключей, первый из которых включен между входом второго и выход первого блоков суммировани , первый вход первого блока суммировани и его выход вл ютс соответственно входом и первым ангшоговым выходом сумматора, второй ключ включен межд вторым входом первого и выходом вто рого блоков суммировани , третий вход первого блока суммировани сое динен с первым выходом порогового блок и с цифровым выходом сумматора , второй вход порогового блока подключен к выходу первого блока суммировани , первый вход которого сое;инен с третьим входом второго блока суммировани , подключенного выходом к второму аналоговому выход сумматора. На фиг. 1 представлена схема ана ло го-дискретного сумматора; на фиг. 2 - функциональна схема порог вого блока. Приведенные схемы содержат первы и второй блоки суммировани 1 и 2, поооговый блок 3, ключи 4-7, компараторы 8 и 9, тактовый генератор 10, реверсивный счетчик 11, преобразователь кода в напр жение (ПКН) 12. Принцип действи следующий. Пусть сумма входных сигналов Х аналого-дискретного сумматора есть , тогда если выполн етс соотношение - х и X t х, То ключ 5 закрыт, а ключ 4 сигналами с порогового блока 3, иа первом входе блока суммировани 2 и на третьем входе блока суммировани 1 действует сигнал С, 0. Выходные сигналы блоков суммировани 1 и 2 определ ют соответственно соотношени ми У, « К,х, I У2 k,x -f (1) где - коэффициент передачи суммирующих блоков 1 и 2 дл входного сигнала х, Kg коэффициент передачи блока суммировани 1 и 2 по вторым ёходам} у - выходные сигналы блоков 1 и 2 соответственно. При X, X 45 Зх, пороговый блок 3 держит: . ключ 4.закрытым, а ключ 5 открытым и задает по третьему входу на блок суммировани 1, а также по . первому входу на блок су1« мировани 2 сигнал С, . Выходные сигналы блоков суммировани 1 и 2 определ ютс при этом следующими соотношени лш: У, k,x + ,,+ с, , у + с . В общем случае при гах ; х Ьх , при , справедливы соотношени у - 2ур т г где р 1, q 2, если четное4 р 2, g 1, если п Нечетное. сигнал, задаваемый с порогового блока 3 в блоки суммировани 1 и 2. Значени суммы аналоговых сигналов в любой момент времени представл етс на выходе сумматора значени ми аналоговых сигналов У ,и У2 и дискретным сигналом Cf,, как это следует из соотноени (ЗУ. Наиболее просто результат суммировани входных сигналов может быть представлен в аналоговой форме разностью сигналов на выходах клю- чей 5, 4 или 6,7с сигналом с, так как напр жение на выходе открытого ключа 5(4) или 6(7) всегда равно ,jc-2пК,х, , Если X, « X гпах / то езультат суммировани kx с доетаточной точностью представл етс ква тованной величиной с или соответствующим ей кодом, формируемым реверсивным счетчиком 11 порогового блока 3. Пороговый блок 3 действует следующим образом. Пусть входной сигнал х возрастае от О, тогда при х х Сг)0 ключ 7 открыт, 6 закрыт сигналом с выхода младш его разр да счетчика 11. При , срабатывает компаратор порог срабатывани которого E;, в результате на суммирующем входе счетчика 11 по вл етс сигнал разрешающий изменени состо ни счетчика 11 под действием тактовых импульсов генератора 10. Тактовый импуЛьс устанавливает счетчик 11 в состо ние ,при этом с выхода ПКН 12 на входы суммирующих блоков I, 2 поступает сигнал с, одновременно ключ 7 закроетс , ключ б откроетс , напр жение на входе компаратора 8 станет.меньше Е, поэтому на .выходе компаратора 8 по витизменение состо ни счетчика 11 прекращаетс . При увеличении X до 3xi вновь сработает компаратор 8, так как напр жение с выхода суммирующего блока 2 через открытый ключ 6 поступает на его вход Счетчик 11 устанавливаетс в новое состо ние , сигнал с с выхода ПКН поступает на входы блоков суммировани 1, 2, в результате входной сигнал компаратора 8 станет ме ше Ef. При ключ 6 закрыт, а ключ 7 открыт. При уменьшении х, например, от X Зх, до X Зх напр жение на входе компараторов достигает значе1ни ,x,, поэтому срабатывает компаратор 9. В результате счетчик 11 переводитс в режим вычитани , при котором первый тактовый импульс приво т ёГр в состо ние , что вызывает изменение сигнала с выхода ПКН 12 и сигнала на входе компаратора 9. Сигнал на выходе компаратора 9 принимает значение О, поэтому состо ние счетчика 11 фиксируетс при . Дальнейшее уменьшение или увеличение X вызывает изменени в состо ни х элементов схемы, аналогичные рассмотренным выше, т.е. четным значени м N, эафик ированным в счетчике 11, соответс:твуют закрытые ключи 5, б и открытые ключи -4 , 7, а нечетным значени м N - закрытые ключи 4, 7 и открытые 5, б. Так.как ключи 7, б подключают входы компараторов 8, 9 только к тому блоку суммировани , которой формирует разность суммы входных сигналов компенсирующего сигнала с, то режим работы порогового блока совместно с остальной схемой аналого-дискре.тного сумматора соответствует режиму работы АЦП след щего уравновешивани . Увеличива число разр дов счетчика 11 и ПКН 12, можно при неизменной зоне линейности блоков суммировани 1, 2 обеспечить расширение рабочего диапазона х в сотни раз, сохран при этом высокую точность и чувствительность устройства. Отсутствие ключей, включаемых последовательно с источниками входных сигналов упрощает использование предложенного устройства при большом числе входных сигналов х, повышает точность его за счет исключени погрешносте , обусловленных токами утечек нескольких входных ключей или взаимовли нием источников при подключении их через общий входной ключ.The invention relates to automation and measuring tehtik and can be used in the construction of analog-digital systems. An analog-discrete summator containing two analog adders and a threshold element is known (1. The disadvantage of such an adder is low overhead when summing high-speed signals due to transients occurring in adders during voltage jumps in the subtracting inputs; The technical solution to this invention is a device 2, comprising a first and a second summation block, a threshold block, the output of which is connected to the first input, a second summation block, two keys, information inputs Which are connected respectively to the input of the analog-discrete adder and to the output of the first summation unit, the key outputs are connected respectively to the second and third inputs of the second summation unit, the control inputs of the keys are connected to the second output of the threshold unit. A disadvantage of the known device is low accuracy. of the invention of improving the summation accuracy. The goal is achieved by viro in the analog-discrete sum of a torus containing the first and second summation blocks, the first and second keys and the threshold block , the first input and output of which are connected respectively to the output and the first input of the second summation unit, and the second output is connected to the key output controllers, the first of which is connected between the second input and the output of the first summation unit, the first input of the first summation unit and its output The second key is connected between the second input of the first and the output of the second summation block, the third input of the first summation block is connected to the first output of the threshold block, and the digital output of the adder, the second input of the threshold unit is connected to the output of the first summation block, the first input of which is soy, inna with the third input of the second summation unit connected by the output to the second analog output of the adder. FIG. Figure 1 shows a circuit of an analog-discrete adder; in fig. 2 - the threshold block is functional. The above diagrams contain the first and second summation blocks 1 and 2, post block 3, keys 4-7, comparators 8 and 9, clock generator 10, reversible counter 11, code to voltage converter (PKN) 12. The principle is as follows. Let the sum of the input signals X of the analog-discrete adder be, then if the relationship is x and X t x, then key 5 is closed, and key is 4 signals from the threshold unit 3, and the first input of the summation unit 2 and the third input of the summation unit 1 signal C, 0 is effective. The output signals of summation blocks 1 and 2 are determined by the relations Y, "K, x, I Y2 k, x -f (1), respectively, where is the transfer coefficient of summing blocks 1 and 2 for the input signal x, Kg the transfer coefficient of the summation block 1 and 2 on the second route} y - output signals of blocks 1 and 2, respectively naturally. At X, X 45 3x, threshold block 3 holds:. the key 4. is closed, and the key 5 is open and sets by the third input to the summation block 1, as well as by. the first input to the ct1 block is 2, signal C,. The output signals of the summation blocks 1 and 2 are determined by the following ratios lsh: Y, k, x + ,, + c, y + c. In general, when gah; x bx, with, the following relations hold true: y - 2ur tg where p 1, q 2, if even 4 p 2, g 1, if n Odd. the signal specified from threshold block 3 to summation blocks 1 and 2. The values of the sum of the analog signals at any time are represented at the output of the adder by the values of the analog signals Y and Y2 and the discrete signal Cf, as follows from the ratio (ZU. Most just the result of summing the input signals can be represented in analog form by the difference of the signals at the outputs of the keys 5, 4 or 6.7 with the signal c, since the voltage at the output of the public key 5 (4) or 6 (7) is always equal, jc- 2пК, х,, If X, "X гпах / then the result of summing up kx with is the exact accuracy is represented by the quattered value with or the corresponding code generated by the reversible counter 11 of the threshold block 3. The threshold block 3 operates as follows: Let the input signal x age from O, then at x x Cr) 0 key 7 is open, 6 is closed by the signal from the output of its lower discharge counter 11. When, the comparator is triggered, the threshold of which is E ;, as a result, the summing input of counter 11 is signaled allowing the state of counter 11 to change under the action of the clock pulses of the generator 10. Clock and The PULS sets the counter 11 to the state, with the PKN 12 output, the inputs c are added to the inputs of the summing blocks I, 2, the key 7 closes at the same time, the key b opens, the voltage at the input of the comparator 8 becomes smaller than E, therefore at the output of the comparator 8, the state change of the counter 11 is terminated. When X is increased to 3xi, the comparator 8 will work again, since the voltage from the output of summing unit 2 through public key 6 is fed to its input. Counter 11 is set to a new state, the signal from the output of PKN goes to inputs of summing blocks 1, 2, As a result, the input signal of comparator 8 will become less than Ef. When key 6 is closed and key 7 is open. When decreasing x, for example, from X 3x to X 3x, the voltage at the input of the comparators reaches the value, x ,, therefore, the comparator 9 is triggered. As a result, the counter 11 is switched to the subtraction mode, in which the first clock pulse gives the spin state which causes a change in the signal from the output of the PCN 12 and the signal at the input of the comparator 9. The signal at the output of the comparator 9 takes the value O, therefore the state of the counter 11 is fixed at. A further decrease or increase in X causes changes in the states of the circuit elements, similar to those discussed above, i.e. Even values of N registered in counter 11 correspond to: private keys 5, b, and public keys -4, 7, and odd numbers N to private keys 4, 7 and open 5, b. Since the keys 7, b connect the inputs of the comparators 8, 9 only to the summation block that forms the difference of the sum of the input signals of the compensating signal c, the operation mode of the threshold unit together with the rest of the analog-to-discrete adder circuit corresponds to the operation mode of the following ADC balancing. By increasing the number of bits of the counter 11 and PKN 12, it is possible, with a constant area of linearity of the summation blocks 1, 2, to extend the working range x hundreds of times, while maintaining high accuracy and sensitivity of the device. The absence of keys connected in series with input sources simplifies the use of the proposed device with a large number of input signals x, increases its accuracy by eliminating errors due to leakage currents of several input keys or mutual sources when connecting them through a common input key.