SU1095168A1 - Translator from sign-and-magnitude representation to sign-and-magnitude,radix complement and diminished radix complement representaiion - Google Patents

Translator from sign-and-magnitude representation to sign-and-magnitude,radix complement and diminished radix complement representaiion Download PDF

Info

Publication number
SU1095168A1
SU1095168A1 SU823508253A SU3508253A SU1095168A1 SU 1095168 A1 SU1095168 A1 SU 1095168A1 SU 823508253 A SU823508253 A SU 823508253A SU 3508253 A SU3508253 A SU 3508253A SU 1095168 A1 SU1095168 A1 SU 1095168A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
inputs
group
converter
elements
Prior art date
Application number
SU823508253A
Other languages
Russian (ru)
Inventor
Валентин Евгеньевич Пешев
Original Assignee
Peshev Valentin E
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peshev Valentin E filed Critical Peshev Valentin E
Priority to SU823508253A priority Critical patent/SU1095168A1/en
Application granted granted Critical
Publication of SU1095168A1 publication Critical patent/SU1095168A1/en

Links

Landscapes

  • Error Detection And Correction (AREA)

Abstract

ПРЕОБРАЗОВАТЕЛЬ ПРШОГО КОДА В ПРЯМОЙ, ОБРАТНЫЙ И ДОПОЛНИТЕЛЬНЫЙ КОД, содержащий группу из (п-1)го элемента И, где п - число разр дов входного кода, и п разр дных преобразователей, информационные входы и выходы которых  вл ютс  соответственно информационными входами и выходами преобразовател , вход переноса i-ro () разр дного преобразовател  соединен с выходом (i-l)-ro злемента И группы, t входы которого соединены с группой первых двоичных информационных входов М-ичных разр дов с первого по -й преобразовател , отличающийс   тем, что, с целью расширени  класса решаемых задач за счет возможности двустороннего преобразовани  М-ичного кода, в нем (fc+1) вход /-ГО элемента И соединен с первым управл ющим входом преобразовател , а каждый разр дный преобразователь содержит элемент НЕ, три группы по М элементов И и группу из М элементов ИЛИ, выходы которых  вл ютс  информационными выходами разр дного преобразовател , второй управл ющий вход которого соединен с первыми входами элементов И первой группы, вторые входы которых соединены с соответствующими информационными входами разр дного преобразовател , третий управл ющий вход которого соединен с первыми входами элементов И второй и третьей групп, вторые входы которых соединены соответственно с выходом элемента НЕ и входом переноса разр дного преобразовател , информационный входv-го разр да которого () соединен с третьим входом (M+1-j)-ro элемента И второй группы и с третьим входом (M+2-j)-ro помодулю М элемента И третьей груп ;о ел пы, Bbrxojtti j-x элементов И первой, второй и третьей групп соединены с входами j-ro элемента ИЛИ группы, сЬ вход переноса разр дного преобразова (X) тел  соединен с входом элемента НЕ.DRIVE CODE CONVERTER TO DIRECT, REVERSE AND ADDITIONAL CODE containing a group of (n-1) element I, where n is the number of bits of the input code, and n-bit converters, the information inputs and outputs of which are respectively the information inputs and outputs the converter, the transfer input i-ro () of the bit converter is connected to the output (il) -ro of the element AND group, the t inputs of which are connected to the group of first binary information inputs of the M-ary bits from the first to the second converter, characterized in that with purpose expansion of the class of solved tasks due to the possibility of a two-sided conversion of an M-ary code, in it (fc + 1) the input of the I-element AND is connected to the first control input of the converter, and each bit converter contains an element NOT, three groups of M elements And and a group of M elements OR whose outputs are information outputs of the bit converter, the second control input of which is connected to the first inputs of elements AND of the first group, the second inputs of which are connected to the corresponding information inputs and a bit converter, the third control input of which is connected to the first inputs of elements of the second and third groups, the second inputs of which are connected respectively to the output of the NOT element and the transfer input of the bit converter whose information input of the vth digit () is connected to the third input (M + 1-j) -ro of the element E of the second group and with the third input (M + 2-j) -ro by the modulus of the M element of the E and third group; one of the first, second, and third groups of the elements of the first, second and third groups are connected to the inputs j-ro element OR group, cb bit-wise transfer input education (X) telephone connected to the input of NOT.

Description

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах различного назн чени  дл  преобразовани  пр мых кодо в дополнительные и обратные в системах счислени  с основанием 2,3,...,М Известен преобразователь пр мого двоично-дес тичного кода в дополнительный двоично-дес тичный код, содержащий тетрады элементов НЕ, входы которых  вл ютс  входами преобразовател , суммирующие блоки, три группы элементов И, элемент ИЛИ и два элемента НЕ 1. Недостаток известного преобразова тел  состоит в относительной узости функциональных возможностей, так как он реализует одну функцию преобразовани  и только в одной (дес тичной) системе счислени , Наиболее близким к изобретению по технической сущности и .схемному построению  вл етс  преобразователь пр мого кода в дополнительньй, содер жащий группу элементов И и разр дный преобразователь, состо щий из элемен та ИЛИ-НЕ, элемента ИЛИ и триггера, причем 1 входов i-ro элемента И груп пы соединены с инверсными информационными входами i младших разр дов преобразовател  23Недостаток данного преобразовател  заключаетс  в относительной узости функциональных возможностей, так как он обеспечивает только одностороннее преобразование и только в одной системе счислени  (двоичной). Целью изобретени   вл етс  расширение класса решаемых задач за счет реализации двустороннего преобразовани  пр мого М-ичного кода в обратный и дополнительный. Поставленна  цель достигаетс  тем, что в преобразователе пр мого кода в пр мой, обратный и дополнительный код, содержащем группу из (n-l)-ro элемента И, где h - число разр дов входного кода, и h разр дных преобразователей, информа ционные входы и выходы которых  вл ютс  соответственно информационными входами и выходами преобразовател , вход переноса -го () разр дного преобразовател  соединен с выходом (э-1)-го элемента И группы, входы которого соединены с группой первых двоичных информационных входов М-ичных разр дов с первого по 8I i-й преобразовател , (fi+1) вход i-ro элемента И соединен с первым управл кжим входом преобразовател , а каждый разр дный преобразователь содержит элемент НЕ, три группы по М элементов И и группу из М элементов ИЛИ, вькоды которых  вл ютс  информационными выходами разр дного преобразовател , второй управл кмций вход которого соединен с первыми входами элементов И первой группы, вторые входы которых соединены с соответствующими информационными входами разр дного преобразовател , третий управл ющий вход которого соединен с первыми входами элементов И второй и третьей групп, вторые входы которьпс соединены соответственно с выходом элемента НЕ и входом переноса разр дного преобразовател , информационный вход j-ro разр да которого () соединен с третьим входом (M+2-j)-ro элемента И второй группы и с третьим входом (M+1-j)-ro по модулю m элемента И третьей группы, выходы j-х элементов И первой, второй и третьей групп соединены с входами j-го элемента ИЛИ группы, вход переноса разр дного преобразовател  соединен с входом элемента НЕ. На чертеже изображена функциональна  схема одного разр да преобразовател  кодов дл  случа  построени  троичного преобразовател . На чертеже обозначено: h-e разр дные преобразователи 1, каждый из которых преобразует пр мой код в дополнительный и обратный в системах счислени  с основанием М, управл ющие входы 2-4, информационные входы 5.1-5.W и выходы 6.1-6.М, вход переноса 7, перва , втора  и треть  группы элементов И 8-10, элемент НЕ 11,группа элементов ИЛИ 12,. группа элементов И 13. Преобразователь кодов работает следуницим образом. Пр мой код числа в системе счислени  с основанием М подают на входы 5.1-5. М, на управл к цие входы 2-3. сигнал 1 или О, на управл кмций вход 4 - 1. При этом на выходах 6.1-6. М разр да происходит формиование пр мого кода, если на- вхое 2 - 1, а на входе 3 - О, и ополнительного или обратного, если на входе 2 - О, а на входе 3 1 . В последнем случае формирование происходит в зависимости от соето ни  входовэлемента И 13 групцы. Если на его выходе сигнал 1, сраба тьгеают элементы И 10 и ИЛИ 12, форми рующие дополнительный код, если на его выходе - О, то срабатьгаают эле менты И 9 группы и элементы ИЛИ 12, формирующие обратный код. Пр мой код троичного числа равен 12200 (старший разр д слева), дополнительный - 10100, обратный - 10022. Каждую троичную цифру в виде набора 100, 010 или 001, эквивалентного 0,1 или 2 подают на входы соответствующих разр дов, на вход 2 - О, на входы 3, 4 - 1, что соответствует преобразованию пр мого кода в дополнительный . Элементы И 13 группы трех младших разр дов срабатывают, так как на их входах уровни 1, а элементы И 13 четвертого и п того закрывает О с входа третьего разр да. В соответствии с этим происходит формирование 68 дополнительного кода на выходах 6.16 .3 первых трех младших разр дов и обратного - на выходах четвертого и ПЯТОГО, т.е. кода 10100. Если на вход 4 подают О, то все разр ды формируют обратный код, поскольку на выходе элементов И 13 группы - О, а на выходе элементов НЕ 11 - 1. Аналогично пр(исходит обратное преобразование дополнительного и об- ратного кода в пр мой код. Положительный эффект, выражающийс  в расширении функционапьньпс воз .можностей путем Двустороннего преобразовани  пр мого кода в дополнительный и обратный (или наоборот), дает возможность примен ть предлагаемый преобразователь кодов как унифицированный узел в устройствах .различного назначени , что приводит к сокраш,ению объема оборудовани .The invention relates to computing and can be used in devices of various purposes for converting direct codes to additional and inverse in number systems with a base of 2,3, ..., M A known converter of a direct binary decimal code into an additional binary number is known. a tenth code containing tetrads of NOT elements whose inputs are converter inputs, summing blocks, three groups of AND elements, an OR element and two NOT elements 1. A disadvantage of the known converter is the relative narrowness of functional capabilities, since it implements one conversion function and only in one (decimal) number system, the closest to the invention in its technical essence and circuit construction is a direct code to additional converter, containing a group of elements AND and a bit converter consisting of an OR-NOT element, an OR element and a trigger, with 1 inputs of the i-ro element AND group being connected to the inverse information inputs of the i lower bits of the converter 23 The disadvantage of this converter is It is in the relative narrowness of the features, as it provides only one-way conversion and only one notation, (binary). The aim of the invention is the expansion of the class of tasks by implementing a two-way conversion of the forward M-ary code to the inverse and additional. The goal is achieved by the fact that in the direct code to direct, inverse, and additional code converters containing a group of (nl) -ro element AND, where h is the number of bits of the input code, and h bit converters, information inputs and the outputs of which are respectively the information inputs and outputs of the converter, the transfer input of the (th) bit converter is connected to the output of the (e-1) -th element AND group, the inputs of which are connected to the group of first binary information inputs of M-ary bits by 8I i-th conversion the caller, (fi + 1) input of the i-ro element AND is connected to the first control of the converter input, and each bit converter contains an element NOT, three groups of M AND elements and a group of M elements OR, which codes are information outputs of the a single converter, the second control unit whose input is connected to the first inputs of elements AND of the first group, the second inputs of which are connected to the corresponding information inputs of the bit converter, the third control input of which is connected to the first inputs of Both the second and third groups, the second inputs of which are connected respectively to the output of the element NOT and the transfer input of the bit converter, whose information input j-ro bit () is connected to the third input of (M + 2-j) -ro element AND of the second group and with the third input (M + 1-j) -ro modulo m of the element AND of the third group, the outputs of the j-th elements of the first, second and third groups are connected to the inputs of the j-th element of the OR group, the transfer input of the discharge converter is connected to the input element is NOT. The drawing shows a functional diagram of a single bit code converter for the case of building a ternary converter. In the drawing, there are: he bit converters 1, each of which converts the direct code to additional and inverse in number systems with a base M, control inputs 2-4, information inputs 5.1-5.W and outputs 6.1-6.M, transfer input 7, first, second and third group of elements AND 8-10, element NOT 11, group of elements OR 12 ,. the element group is And 13. The code converter works as follows. The direct code of the number in the number system with the base M is fed to the inputs 5.1-5. M, for control inputs 2–3. signal 1 or О, for control inputs 4 - 1. At the same time, at outputs 6.1-6. M bit occurs the formation of a direct code, if the input is 2 - 1, and at the input 3 - O, and additional or reverse, if the input 2 - O, and at the input 3 1. In the latter case, the formation takes place depending on the input element and the 13 groups. If at its output signal 1, the elements AND 10 and OR 12 form the additional code, if the output is O, then the elements of the 9th group and the OR elements 12, which form the reverse code, are triggered. The forward code of the ternary number is 12,200 (most significant bit to the left), the additional number is 10,100, the reverse is 10,022. Each 3-digit number in the form of a set of 100, 010, or 001, equivalent to 0.1 or 2, is fed to the inputs of the corresponding bits, to input 2 - O, to inputs 3, 4 - 1, which corresponds to the conversion of a direct code to an additional one. Elements And 13 of the group of three lower order bits work, since at their inputs there are levels 1, and elements 13 of the fourth and fifth close O from the input of the third bit. In accordance with this, the formation of 68 additional codes takes place at the outputs 6.16 .3 of the first three lower order bits and the reverse - at the outputs of the fourth and FIFTH, i.e. code 10100. If O is input to input 4, then all bits form a reverse code, since the output of elements of group 13 is O, and the output of elements NOT 11 is 1. Similarly, the reverse and additional direct code. The positive effect, which is expressed in expanding the functionality of the possibilities by bilaterally transforming the direct code into additional and inverse (or vice versa), makes it possible to apply the proposed code converter as a unified node in devices of various purposes, on leads to sokrash, eniyu equipment volume.

f.}f.}

S.3S.3

Claims (1)

ПРЕОБРАЗОВАТЕЛЬ ПРЯМОГО КОДА В ПРЯМОЙ, ОБРАТНЫЙ И ДОПОЛНИТЕЛЬНЫЙ КОД, содержащий группу из (п-1)го элемента И, где η - число разрядов входного кода, и η разрядных преобразователей, информационные входы и выходы которых являются соответственно информационными входами и выходами преобразователя, вход переноса ί-го (i=2-n) разрядного преобразователя соединен с выходом (1-1)-го элемента И группы, ΐ входы которого соединены с группой первых двоичных информационных входов М-ичных разрядов с первого по V-й преобразователя, отличающийс я тем, что, с целью расширения класса решаемых задач за счет возможности двустороннего преобразова- ния М-ичного кода, в нем (fc+1) вход Z-го элемента И соединен с первым управляющим входом преобразователя, а каждый разрядный преобразователь содержит элемент НЕ, три группы по М элементов И и группу из М элементов ИЛИ, выходы которых являются информационными выходами разрядного преобразователя, второй управляющий вход которого соединен с первыми входами элементов И первой группы, вторые входы которых соединены с соответствующими информационными входами разрядного преобразователя, третий управляющий вход которого соединен с первыми входами элементов Ц второй и третьей групп, вторые входы которых соединены соответственно е выходом элемента НЕ и входом переноса разрядного преобразователя, информационный входу -го разряда которого ()=1-л0 соединен с третьим входом (M+1-j)-ro элемента И второй группы и с третьим входом (М+2-))-го по' модулю М элемента И третьей группы, выходы j-x элементов И первой, второй и третьей групп соединены с входами j—го элемента ИЛИ группы, вход переноса разрядного преобразователя соединен с входом элемента НЕ.DIRECT CODE CONVERTER TO DIRECT, REVERSE AND OPTIONAL CODE, containing a group of (n-1) th AND elements, where η is the number of bits of the input code and η bit converters, the information inputs and outputs of which are respectively the information inputs and outputs of the converter, the input the transfer of the го-th (i = 2-n) bit converter is connected to the output of the (1-1) -th element of the group AND, the inputs of which are connected to the group of the first binary information inputs of the M-ary bits from the first to the Vth converter, which differs I am that, with a goal expanding the class of tasks at the expense of the possibility of two-way conversion of the M-ary code, in it (fc + 1) the input of the Z-th element And is connected to the first control input of the converter, and each bit converter contains an element NOT, three groups of M elements AND and a group of M OR elements, the outputs of which are the information outputs of the bit converter, the second control input of which is connected to the first inputs of the AND elements of the first group, the second inputs of which are connected to the corresponding information inputs of the bit one converter, the third control input of which is connected to the first inputs of the elements C of the second and third groups, the second inputs of which are connected respectively by the output of the element NOT and the transfer input of the bit converter, the information input of which is () = 1-л0 is connected to the third input ( M + 1-j) -ro of the AND element of the second group and with the third input (M + 2 -)) of the second modulo M of the And element of the third group, the outputs of the jx elements of the first, second and third groups are connected to the inputs of the j-th element OR group, bit converter transfer input connected to the input of NOT. 1 109511 10951
SU823508253A 1982-11-03 1982-11-03 Translator from sign-and-magnitude representation to sign-and-magnitude,radix complement and diminished radix complement representaiion SU1095168A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823508253A SU1095168A1 (en) 1982-11-03 1982-11-03 Translator from sign-and-magnitude representation to sign-and-magnitude,radix complement and diminished radix complement representaiion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823508253A SU1095168A1 (en) 1982-11-03 1982-11-03 Translator from sign-and-magnitude representation to sign-and-magnitude,radix complement and diminished radix complement representaiion

Publications (1)

Publication Number Publication Date
SU1095168A1 true SU1095168A1 (en) 1984-05-30

Family

ID=21034588

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823508253A SU1095168A1 (en) 1982-11-03 1982-11-03 Translator from sign-and-magnitude representation to sign-and-magnitude,radix complement and diminished radix complement representaiion

Country Status (1)

Country Link
SU (1) SU1095168A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 822174, кл. G 06 F 5/02, 1979. 2. Авторское свидетельство СССР № 748406, кл. G, Об F 5/00, 1977 (прототип). *

Similar Documents

Publication Publication Date Title
SU1095168A1 (en) Translator from sign-and-magnitude representation to sign-and-magnitude,radix complement and diminished radix complement representaiion
US3890496A (en) Variable 8421 BCD multiplier
SU1169172A1 (en) Binary code-to-ternary code translator
SU419906A1 (en) REVERSIBLE MULTIPLE AMPLIFIED TOTAL WITH A MULTIPLICATION TO A CONSTANT COEFFICIENT
SU1283979A1 (en) Binary-coded decimal code-to-binary code converter
SU840879A1 (en) Direct- to-supplementary code converter
SU1383339A1 (en) Device for modulo m equals two raised to power "n" minus one multiplication
RU2037269C1 (en) Four-bit-gray-to-binary-coded-decimal code converter
SU1649672A1 (en) Converter of binary-decimal code to binary code
SU1417192A1 (en) Device for computing modulo remainder of binary number
SU612240A1 (en) Converter of the integer part of binary code into binary-decimal one
SU1264160A1 (en) Device for calculating sets of logic functions
KR880000857A (en) Booth Conversion Circuit
SU959161A1 (en) Associative memory
SU1368992A1 (en) Code converter
SU957200A1 (en) Binary to binary-decimal code converters
SU920706A2 (en) Counter-type adder
SU1413726A1 (en) Code converter
SU1172019A1 (en) Four-bit binary code-to-binary-coded decimal code converter
SU1292187A1 (en) Binary-coded decimal code-to-binary code converter
SU1181153A1 (en) Four-bit converter of binary-coded decimal code to binary code
SU1667055A1 (en) Device for modulo m multiplication
SU1401457A1 (en) Logarithmic converter
SU1755375A1 (en) Radix converter between binary-decimal and binary code
SU572781A1 (en) Radix converter of binary-decimal numbers into binary numbers