SU1094150A1

SU1094150A1 - Level converter

Info

Publication number: SU1094150A1
Application number: SU833559270A
Authority: SU
Inventors: Дмитрий Васильевич Игумнов; Владимир Анатольевич Масловский; Борис Иванович Лапшин; Галина Петровна Костюнина; Игорь Степанович Громов
Original assignee: Московский Институт Радиотехники,Электроники И Автоматики
Priority date: 1983-03-02
Filing date: 1983-03-02
Publication date: 1984-05-23

Abstract

ПРЕОБРАЗОВАТЕЛЬ УРОВНЕЙ, содержащий входной МДП-транзистор, затвор которого подключен к входу преобразовател , исток - к общей шине и эмиттеру выходного транзистора типа п-р-п, коллектор которого подключен к выходу преобразовател , первый вывод резистора подключен к шине питани , отличающийс тем, что, с целью увеличени стабильности, в него введены два транзистора типа р-п-р, коллектор первого транзистора подключен к второму выводу резистора, база - к стоку входного МДП-транзистора, эмиттер - к коллектору второго транзистора , база которого подключена к S общей шине, а эмиттер - к базе вы (Л ходного транзистора. :о 4 СПLEVEL CONVERTER containing the input MOS transistor, the gate of which is connected to the converter input, source - to the common bus and the emitter of the output transistor of the pnp type, the collector of which is connected to the output of the converter, the first output of the resistor is connected to the power bus, different that, in order to increase stability, two ppp type transistors are introduced into it, the collector of the first transistor is connected to the second output of the resistor, the base is connected to the drain of the input MOS transistor, the emitter is connected to the collector of the second transistor, of which is connected to the S common bus, and the emitter is connected to the base of you (the Front Transistor.: about 4 SP

Description

Изобретение относитс к импульсной технике и может быть использовано дл согласовани уровней .логических сигналов различных элементов со схемами интегральной инжекционной логики ().The invention relates to a pulse technique and can be used to match the levels of logical signals of various elements with integrated injection logic circuits ().

Известен преобразователь уровней логических сигналов, содержащий многоколлекторный транзистор/ база которого подключена к выходу делител из двух резисторов 1.A known level converter of logic signals, comprising a multi-collector transistor / base of which is connected to the output of a splitter of two resistors 1.

Недостатками данного преобразовател уровней вл ютс наличие больши погрешностей в уровн х выходных сигналов при изменении напр жений источников питани из-за пульсаций напр жени источника питани и высокие требовани к точности номиналов резисторов , так как дл нормальной работы преобразователей необходимо выбирать резисторы больших номиналов что непросто выполнить достаточно точно в интегральном исполнении.The disadvantages of this level converter are the presence of large errors in output levels when changing the voltage of the power supply due to the ripple voltage of the power supply and high demands on the accuracy of the resistors, since for normal operation of the converters it is necessary to choose large resistors that are not easy fairly accurate in integral performance.

Наиболее близким к изобретению. по технической сущности вл етс преобразователь уровней, содержащий входной МДП-транзистор, затвор котоpoiro подключен к входу преобразовател , ИСТОК - к общей шине и эмиттеру выходного транзистора типа п-р-п коллектор которого подключен к выходу преобразовател , первый вывод резистора подключен к шине питани , второй вывод - к истоку входного МДПтранзистора и базе выходного транзистора 2.Closest to the invention. the technical entity is a level converter containing an input MOS transistor, the gate of which is connected to the input of the converter, the ISTOK to the common bus and the emitter of the output transistor of the pnp type, the collector of which is connected to the output of the converter, the first output of the resistor is connected to the power bus , the second output - to the source of the input MDPtransistor and the base of the output transistor 2.

Недостатком известного устройства вл етс мала стабильность уровней логических сигналов, вызванна измё|Нени ми напр жени источника питани 1и разбросом номинала резистора.A disadvantage of the known device is the low stability of the levels of logic signals caused by measurements of the voltage of the power supply source 1 and the spread of the resistor.

Цель изобретени - увеличение стабильности уровней логических сигналов преобразовател .The purpose of the invention is to increase the stability of the logic levels of the converter.

Поставленна цель достигаетс тем что в преобразователь уровней, содер жащий входной МДП-транзистор, затвор которого подключен к входу преобразовател , исток - к-общей шине и Эмиттеру выходного транзистора типа п-р-п, коллектор которого подключен к выходу преобразовател , первый вывод резистора подключен к шине питани , введены два транзистора типа , коллектор первого транзистора подключен к второму выводу резистора , база - к стоку вхбДного МДП-транзистора , эмиттер - к коллектору второго транзистора, база которого подключена к общей шине, а эмиттер - к базе выходного транзистора.The goal is achieved by the fact that in a level converter containing an input MOS transistor, the gate of which is connected to the input of the converter, the source is connected to a common bus and the Emitter of an output transistor of the pnp type, the collector of which is connected to the output of the converter, the first terminal of the resistor connected to the power bus, two transistors of the type are introduced, the collector of the first transistor is connected to the second output of the resistor, the base is connected to the drain of the VHDD MOS transistor, the emitter is connected to the collector of the second transistor, the base of which is connected to the common bus e, and the emitter - to the base of the output transistor.

На чертеже представлена принципиальна схема преобразовател уровнейThe drawing shows a schematic diagram of the level converter

Преобразователь уровней содержит входной МДП-транзистор 1, затвор которого подключен к входу 2 преобразовател , исток - к общей шине и эмиттеру выходного транзистора 3 типа п-р-п, коллектор которого подключен к выходу 4 преобразовател , первый вывод резистора 5 подключен к шине 6 питани , коллектор первого транзистора 7 типа р-п-р подключен к второму выводу резистора 5, база - к стоку входного МДП-транзистора 1, эмиттер - к коллектору второго транзистора 8 типа р-п-р, база которого под-ключёна к общей шине а эмиттер - к базе выходного транзистора 3.The level converter contains an input MOS transistor 1, the gate of which is connected to the input 2 of the converter, the source is connected to the common bus and the emitter of the output transistor 3 of the pnp type, the collector of which is connected to the output 4 of the converter, the first output of the resistor 5 is connected to the bus 6 power supply, the collector of the first transistor 7 of the pp type is connected to the second output of resistor 5, the base is connected to the drain of the input MOS transistor 1, the emitter is connected to the collector of the second transistor 8 of the pp type, the base of which is connected to the common bus and emitter - to the base of the output transistor a 3.

Преобразоратель работает следующим образом.The converter works as follows.

При низком уровне сигнала на входе 2 преобразовател входной МДП транзистор 1 заперт.With a low signal level at the input 2 of the converter, the input MOS transistor 1 is locked.

При запертом входном МДП-транзисторе 1 ток его стока не протекает, поэтому и ток в цепи базы выходного транзистора 3 равен нулю. При открытом входном МДП-транзисторе 1 в цепи его стока протекает ток 1, , который вл етс и током коллектора первого транзистора 7. Преобразу сь первым 7 и вторым 8 транзисторами, работающими в инжекционном рё5киме, этот ток уменьшитс (за счет рекомбинационных процессов в базах транзисторов) и в качестве тока Ig базы транзистора 3 может быть определен какWhen the input MOS transistor 1 is locked, its drain current does not flow, therefore the current in the base circuit of the output transistor 3 is zero. With an open MOS transistor 1 in its drain circuit, current 1 flows through, which is also the collector current of the first transistor 7. Transforming the first 7 and second 8 transistors operating in the injection circuit, this current decreases (due to the recombination processes in the bases transistors) and as the base current Ig of transistor 3 can be defined as

0,5oci,0,5oci,

I I

рэre

сwith

где «j - инверсный коэффициент передачи по току первого 7 и второго 8 транзисторов дл рассматриваемого включени . Например, при 1 5 мА и оС J 0,1 ток IE 25 мкА, что вполне достаточно дл управлени выходным транзистором 3, вл ющимс . элементом . В зависимости от конкретных технических требовани . Можно измен ть величины и оличество согласующих р-п-р транзисторов .where "j is the inverse current transfer coefficient of the first 7 and second 8 transistors for the considered connection. For example, at 1 5 mA and оС J 0.1, the current is IE 25 µA, which is quite enough to drive the output transistor 3, which is. element. Depending on the specific technical requirements. You can change the size and number of matching pnp transistors.

Поскольку предложенный преобразователь уровней предназначен дл реализации в интегральном исполнении, изменение технологических режимов при его изготовлении будет однонаправленно измен ть параметры всех вход щих в нее транзисторов, не наруша , уровней согласовани . Аналогичное вление наблюдаетс и при изменении рабочей температуры при эксплуатации преобразовател уровней . Колебани напр жени источника питани и разброс номинала резистора 5 в меньшей, степени могут повли ть на значени логических уровней, поскольку напр жение на пр мосмещен ных р-п переходах первого 7 и второго 8 транзисторов практически посто нно .Since the proposed level converter is intended to be implemented in an integral version, changing the technological modes during its manufacture will unidirectionally change the parameters of all transistors included in it, without breaking, the matching levels. A similar phenomenon is observed when the operating temperature changes during operation of the level converter. Power supply voltage fluctuations and the variation of the resistor 5 nominal value to a lesser extent can affect the values of logic levels, since the voltage on the forward-shifted pn junctions of the first 7 and second 8 transistors is almost constant.

31094150. 431094150. 4

Технико-экономический эффект изобг налов, что увеличивает качество раретени заключаетс в увеличении ста- боты и надежность преобразовател бильности уровней его логических сиг- гювней.The technical and economic effect of picks, which increases the quality of bailing, is to increase the stability and reliability of the conversion of its logical signal levels.

Claims

LEVEL CONVERTER containing an input MOS transistor, the gate of which is connected to the input of the converter, the source is to the common bus and emitter of the output transistor of the η – p – p type, the collector of which is connected to the output of the converter, the first output of the resistor is connected to the power bus, which differs that, in order to increase stability, two p – p – p transistors are introduced into it, the collector of the first transistor is connected to the second output of the resistor, the base to the drain of the input MOS transistor, the emitter to the collector of the second transistor, the base of orogo connected to a common bus, and an emitter - to the base of the output transistor.