SU1422379A1 - Pulse shaper - Google Patents
Pulse shaper Download PDFInfo
- Publication number
- SU1422379A1 SU1422379A1 SU864042699A SU4042699A SU1422379A1 SU 1422379 A1 SU1422379 A1 SU 1422379A1 SU 864042699 A SU864042699 A SU 864042699A SU 4042699 A SU4042699 A SU 4042699A SU 1422379 A1 SU1422379 A1 SU 1422379A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistor
- bus
- emitter
- resistor
- base
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
Abstract
Изобретение относитс к области микроэлектроники и может быть использовано в схемах управлени триггеров и пересчетных устройств, выполненных ,ча базе эмиттерно-св занной логики. Целью изобретени вл етс повьшение быстродействи и расширение области применени устройства. Устройство содержит первый- транзистор 1 п-р-п-ти- па, первый источник 3 опорного напр жени , второй транзистор 4 п-р-п-ти- па, диоды 5 и 12, шину 7 питани , входную шину 8, выходную шину 9, третий и четвертый транзисторы 10 и 11 п-р-п-типа, второй источник 15 опорного напр жени , резисторы. Применение данного изобретени позволит повысить быстродействие триггеров и пересчетных схем, вьтолненных на его основе, и обеспечить сопр жение с логическими схемами, выполненными на базе эмиттерно-св занной логики. 1 ил. ( елThe invention relates to the field of microelectronics and can be used in control circuits for triggers and scaling devices, made on the basis of emitter-coupled logic. The aim of the invention is to increase the speed and expansion of the field of application of the device. The device contains the first transistor 1 pnp-type, the first source 3 of the reference voltage, the second transistor 4 ppp-type, diodes 5 and 12, the power bus 7, the input bus 8, the output bus 9, third and fourth transistors 10 and 11 are pn-type, second reference voltage source 15, resistors. The application of this invention will allow to increase the speed of triggers and scaling circuits implemented on its basis, and to provide interfacing with logic circuits made on the basis of emitter-coupled logic. 1 il. (ate
Description
Изобретение относится к области микроэлектроники и может быть использовано в схемах управления триггеров и! пересчетных устройств, выполненных на базе эмиттерно-связанной логики (эсл).The invention relates to the field of microelectronics and can be used in trigger control circuits and! recounting devices based on emitter-coupled logic (esl).
Цель изобретения - повышение быстродействия и расширение области применения.The purpose of the invention is improving performance and expanding the scope.
На чертеже изображена электрическая принципиальная схема формирователя импульсов.The drawing shows an electrical circuit diagram of a pulse shaper.
Интегральная схема формирователя импульсов содержит первый транзисторThe pulse shaper integrated circuit contains a first transistor
I п-р-п-типа, база которого через Первый резистор 2 соединена с положительной шиной первого источника 3 опорного напряжения, отрицательная шина которого соединена с общей шиной, второй транзистор 4 п-р-п-типа, эмиттер которого соединен с эмиттером первого транзистора 1, первый диод 5 и второй резистор 6, шину 7 питания, входную шину 8, выходную шину 9, третий и четвертый транзисторы 10 и 11 п-р-п-типа, второй диод 12, третийI pnp type, the base of which through the first resistor 2 is connected to the positive bus of the first reference voltage source 3, the negative bus of which is connected to the common bus, the second transistor 4 of pnp type, the emitter of which is connected to the emitter of the first transistor 1, first diode 5 and second resistor 6, power bus 7, input bus 8, output bus 9, third and fourth pnp type transistors 10 and 11, second diode 12, third
И четвертый резисторы 13 и 14 и второй источник 15 опорного напряжения, коллектор третьего транзистора 10 соединен с шиной 7 питания, а его база - с анодами первого и второго диодов 5 и 12 и- через второй резистор 6 с шиной 7 питания, катод первого диода 5 соединен с коллектором второго транзистора 4, а катод второго диода 12 - с входной шиной 8,эмиттер третьего транзистора 10 соединен с эмиттером четвертого транзигстораAnd the fourth resistors 13 and 14 and the second reference voltage source 15, the collector of the third transistor 10 is connected to the power bus 7, and its base is connected to the anodes of the first and second diodes 5 and 12 and through the second resistor 6 with the power bus 7, the cathode of the first diode 5 is connected to the collector of the second transistor 4, and the cathode of the second diode 12 is connected to the input bus 8, the emitter of the third transistor 10 is connected to the emitter of the fourth transistor
II и коллектором первого транзистора 1, база которого соединена с базой второго транзистора 4, эмиттер которого через третий резистор 13 соединен с общей шиной, база.четвертого транзистора 11 соединена с положи^тельной шиной второго источника 15 опорного напряжения,· отрицательная шина которого соединена с общей шиной, а коллектор четвертого транзистора 11 соединен с выходной шиной 9 и через четвертый резистор 14 · с шиной 7 питания.II and the collector of the first transistor 1, the base of which is connected to the base of the second transistor 4, the emitter of which through the third resistor 13 is connected to a common bus, the base of the fourth transistor 11 is connected to the positive bus of the second reference voltage source 15, whose negative bus is connected to a common bus, and the collector of the fourth transistor 11 is connected to the output bus 9 and through the fourth resistor 14 · with the power bus 7.
' Формирователь импульсов работает следующим образом.'' Pulse former operates as follows.
Если на входную шину 8 подано напряжение, соответствующее уровню логической единицы, то транзистор 10 открыт, а транзистор 11 закрыт. Это условие обеспечивается выбором напряжения источника 15 опорного напряжения, а также уровнем напряжения на базе транзистора 10.If a voltage corresponding to the level of a logical unit is applied to the input bus 8, then the transistor 10 is open, and the transistor 11 is closed. This condition is provided by the selection of the voltage of the source 15 of the reference voltage, as well as the voltage level based on the transistor 10.
В этом случае транзисторы 1 и 4 находятся в активном режиме и падением напряжения на резисторе 2 за счет протекания базовых токов этих транзисторов можно пренебречь.In this case, the transistors 1 and 4 are in active mode and the voltage drop across the resistor 2 due to the flow of the base currents of these transistors can be neglected.
Напряжение на выходной шине 9 равно напряжению источника питания. Если на входную шину 8 подано напряжение, соответствующее уровню логического нуля, то транзистор 10 закрыт, а транзистор 11 открыт. При этом ток коллектора транзистора 4 прекращается. Это вызывает насыщение транзистора 4.. При этом эмиттерные токи транзисторов 1 и 4 равны, так как переходы база - эмиттер этих ’транзисторов одинаковы топологически и соединены параллельно.The voltage on the output bus 9 is equal to the voltage of the power source. If a voltage corresponding to a logic zero level is applied to the input bus 8, then the transistor 10 is closed, and the transistor 11 is open. In this case, the collector current of the transistor 4 is terminated. This causes saturation of transistor 4 .. Moreover, the emitter currents of transistors 1 and 4 are equal, since the base-emitter junctions of these transistors are the same topologically and connected in parallel.
Однако установлению величины коллекторного тока транзистора 1 предшествует время, необходимое для рассасывания заряда неосновных носителей в базах транзисторов 1 и 4, соответствующего ранее протекавшему через них большему значению тока. Следовательно, в течение времени рассасывания происходит уменьшение коллекторного тока транзистора 1, что вызывает рост напряжения на выходной шине 9, т.е. формирование на выходе кратковременного провала напряжения.However, the establishment of the collector current of the transistor 1 is preceded by the time required for the absorption of the charge of minority carriers in the bases of the transistors 1 and 4, corresponding to the larger current value flowing through them. Therefore, during the resorption time, the collector current of the transistor 1 decreases, which causes an increase in the voltage on the output bus 9, i.e. formation at the output of a short-term voltage dip.
Таким образом, применение предлагаемой схемы позволяет повысить быстродействие триггеров и пересчетных схем, выполненных на ее основе, и обеспечивает сопряжение с логическими схемами, выполненными на базе ЭСЛ.Thus, the application of the proposed circuit allows you to improve the performance of triggers and recounting circuits made on its basis, and provides pairing with logic circuits made on the basis of ESL.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864042699A SU1422379A1 (en) | 1986-03-24 | 1986-03-24 | Pulse shaper |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864042699A SU1422379A1 (en) | 1986-03-24 | 1986-03-24 | Pulse shaper |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1422379A1 true SU1422379A1 (en) | 1988-09-07 |
Family
ID=21228512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864042699A SU1422379A1 (en) | 1986-03-24 | 1986-03-24 | Pulse shaper |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1422379A1 (en) |
-
1986
- 1986-03-24 SU SU864042699A patent/SU1422379A1/en active
Non-Patent Citations (1)
Title |
---|
Агахан н Т.М. Интегральные микросхемы. - М.: Св зь, 1978, с.443, рис.10 и 11. Справочник по интегральным схемам. /Под ред. Б.В.Тарабрина. - М.: Энерги , 1980, с.95 (134ХП 3). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR840004280A (en) | Display drive | |
US4420786A (en) | Polarity guard circuit | |
JPH0330512A (en) | Control circuit | |
SU1422379A1 (en) | Pulse shaper | |
JPH0249575B2 (en) | ||
JPH0669141B2 (en) | Input circuit | |
JPH03156967A (en) | Output circuit | |
JPS6281120A (en) | Semiconductor device | |
KR900001746B1 (en) | High voltage and high power drive circuit by bicmos | |
RU2073935C1 (en) | Complementary bipolar nand gate | |
SU1228260A1 (en) | Versions of logic integrated circuit | |
RU1810994C (en) | Transistorized switch | |
SU1637003A1 (en) | Pulse driver | |
SU1138942A1 (en) | Matching device | |
SU1401595A1 (en) | Shottky-diode integrated logic valve | |
SU1051717A1 (en) | Semiconductor switch | |
SU1320896A1 (en) | Micropower inverter | |
SU1320897A1 (en) | Logic level converter | |
SU1275758A1 (en) | Logic element | |
SU1277382A1 (en) | Transistor-transistor logic element | |
SU615604A1 (en) | Inverter | |
RU1830620C (en) | Electronic switch | |
SU1358077A1 (en) | Single pulse shaper | |
SU1629985A1 (en) | Emitter-coupled gate | |
SU1531209A1 (en) | Integrated element |