SU1228260A1

SU1228260A1 - Versions of logic integrated circuit

Info

Publication number: SU1228260A1
Application number: SU843689214A
Authority: SU
Inventors: Юрий Николаевич Еремин; Яков Омельянович Гойденко; Александр Сергеевич Федонин
Original assignee: Предприятие П/Я А-3106
Priority date: 1984-01-05
Filing date: 1984-01-05
Publication date: 1986-04-30

Abstract

Изобретение относитс к импульсной технике. Цель изобретени - увеличение надежности работы интегральной логической схемы. Устройство содержит согласующий транзистор 1, резисторы 3,4,7,11,14,17,18 и 20, шину питани 5, фазоразделительный транзистор 6, стабилизирующий транзистор 8, вход 2 и выход 9 схемы, выходные транзисторы 10 и 12, диод 15, рассасывающий транзистор 16, дополнительный транзистор 19 и диод 21. Введение диода 21 ограничивает насыщение согласующего 1 и фазораздели- тельного 6 транзисторов и уменьшает потребл емую мощность. Введение рассасывающего транзистора 16 и образование новых св зей между элементами устройства позвол ет уменьшить сквозные токи и увеличить быстродействие устройства. 2 с.и 1 з.п. ф-лы, 2 ил. § (ЛThe invention relates to a pulse technique. The purpose of the invention is to increase the reliability of the integrated logic circuit. The device contains a matching transistor 1, resistors 3,4,7,11,14,17,18 and 20, a power supply bus 5, a phase separation transistor 6, a stabilizing transistor 8, an input 2 and an output 9 of the circuit, output transistors 10 and 12, a diode 15 , absorbable transistor 16, additional transistor 19 and diode 21. The introduction of diode 21 limits the saturation of matching 1 and phase-separation 6 transistors and reduces power consumption. The introduction of the absorbing transistor 16 and the formation of new connections between the elements of the device allows reducing the through currents and increasing the speed of the device. 2 s. And 1 s. P. f-ly, 2 ill. § (L

Description

1one

Изобретение относитс к импульсно технике и может быть использовано дл построени интегральных логических схем.The invention relates to a pulse technique and can be used to construct integrated logic circuits.

Цель изобретени - увеличение надежности работы интегральной логической схемы путем уменьшени сквоз- ных токов,, а также увеличение быстродействи .The purpose of the invention is to increase the reliability of the integrated logic circuit by reducing the through currents, as well as increasing the speed.

На фиг.1,2 представлены принципиальные схемы вариантов предлагаемых интегральных логических схем.On Fig.1,2 presents the schematic diagram of the options proposed integrated logic circuits.

Интегральна логическа схема. (фиг.1) содержит согласующий транзистор 1, база которого подключена к входу схемы 2 и через первый резисто 3 к шине питани , коллектор через второй резистор 4 подключен к шине питани 5., а эмиттер - к базе фазо- разделительного транзистора 6 и через третий резистор 7 - к базе стабилизирующего транзистора 8, эмиттер которого подключен к выходу схемы 9 и коллектору первого выходного транзистора 10, эмиттер которого соединен с общей шиной, а база - с эмиттером фазоразделительного транзистора 6 и первым выводом четвертого резистора 11, коллектор второго выходного транзистора 12 через п тый резистор 13 соединен с шиной питани 5, а база стабилизирующего транзистора 8 через последовательно включенные шестой резистор 14 и диод 15 подключена к общей шине, эмиттер рассасывающего транзистора 16 соединен с общей шиной, база - с вторым выводом четвертого резистора 11, а коллектор через седьмой резистор 17 соединен с базой первого выходного транзитора 10, коллектор которого соединен с эмиттером второго выходного транзистора 12 и через .восьмой резистор 18 подключен к его базе и эмиттеру дополнительного транзистора 19, коллектор которого подключен к коллектору второго выходного транзистора 12, а база соединена с коллектором фазоразделительног транзистора 6 и через дев тый резистор 20 - с шиной питани 5, коллектор стабилизирующего транзистора 8 соединен с-эмиттером фазоразделительного транзистора 6. На фиг.2 коллектор стабилизирующего транзистора 8 соединен с коллектором фазоразделительного транзистора 6. Интегральна логическа схема (фиг.-1 и 2) может дополнительно содержать диод 21, анод кото82602Integrated logic circuit. (Fig. 1) contains a matching transistor 1, the base of which is connected to the input of the circuit 2 and through the first resistor 3 to the power bus, the collector through the second resistor 4 is connected to the power bus 5., and the emitter - to the base of the phase-sharing transistor 6 and the third resistor 7 to the base of the stabilizing transistor 8, the emitter of which is connected to the output of the circuit 9 and the collector of the first output transistor 10, the emitter of which is connected to the common bus, and the base to the emitter of the phase separation transistor 6 and the first output of the fourth resistor 11, the collector second through the fifth resistor 13 is connected to the power supply bus 5, and the base of the stabilizing transistor 8 is connected through the sixth resistor 14 and the diode 15 to the common bus, the resistor emitter 16 is connected to the common bus, the base is connected to the second output of the fourth resistor 11, and the collector through the seventh resistor 17 is connected to the base of the first output transistor 10, the collector of which is connected to the emitter of the second output transistor 12 and through the eighth resistor 18 is connected to its base and emitter supplement transistor 19, the collector of which is connected to the collector of the second output transistor 12, and the base is connected to the collector of the phase separator of the transistor 6 and through the ninth resistor 20 to the power bus 5, the collector of the stabilizing transistor 8 is connected to the emitter of the phase separation transistor 6. In Fig.2 the collector of the stabilizing transistor 8 is connected to the collector of the phase-separation transistor 6. The integrated logic circuit (FIGS. 1 and 2) may further comprise a diode 21, the anode of which is 82602

рого подключен к базе согласующего транзистора 1, а катод - к коллектору фазоразделительного транзистора 6. Интегральна логическа схема раis connected to the base of the matching transistor 1, and the cathode to the collector of the phase-separation transistor 6. An integrated logic circuit

ботает, следующим образом.bots, as follows.

Если на базу транзистора 1 поступает низкий уровень напр жени , то транзисторы 1, 6, 10 закрыты и на выходе схемы 9 формируетс высокийIf the base of transistor 1 receives a low voltage level, the transistors 1, 6, 10 are closed and a high

0 уровень напр жени через резисторы 13, 20 и транзисторы 12, 19. Если на вход схемы 2 подаетс высокий уровень напр жени , то транзистор 1 открываетс , его эмиттерный ток те5 чет в цепь из резисторов 7, 14 и диода 15, а также в базу фазоразделительного транзистора 6, которьш при этом открываетс . Его эмиттерный ток течет в базу выходного транзис0 тора 10, который также включаетс . На выходе схемы устанавливаетс низкий уровень напр жени , равный0 the voltage level through the resistors 13, 20 and the transistors 12, 19. If a high voltage level is applied to the input of the circuit 2, the transistor 1 opens, its emitter current flows into the circuit of the resistors 7, 14 and diode 15, as well as the base of the phase separation transistor 6, which opens in this case. Its emitter current flows into the base of the output transistor 10, which is also included. At the output of the circuit, a low voltage level is set equal to

Ue,, и..- Us,,8 ,Ue ,, and ..- Us ,, 8,

5 где Ug - напр жение на выходе5 where Ug is the output voltage

схемы;scheme;

Ц,, - опорное напр жение, напр - л ;ение в точке соединени резисторов 7 и 14;C ,, is the reference voltage, for example, the voltage at the connection point of resistors 7 and 14;

30 падение напр жени на переходе база - эмиттер транзистора 8.30 voltage drop across the base-to-emitter junction of the transistor 8.

При этом напр жении на выходе схемы 9 в базу выходного транзистора 10 течет ток, определ ющийс коэффициентом усили выходного транзистора 10 и током нагрузки. Избыточный г ток, протекающий через резистор 20In this voltage, a current flows at the output of the circuit 9 into the base of the output transistor 10, which is determined by the coefficient of the output transistor 10 and the load current. Excess r current flowing through resistor 20

и фазоразделительный транзистор 6, течет в коллектор выходного транзистора 10 через транзистор 8, работающий в активном режиме.and the phase separation transistor 6 flows to the collector of the output transistor 10 through the transistor 8 operating in the active mode.

Если напр жение на выходе схемы 9 понижаетс (например, по причине изменени тока нагрузки), то базовый ток транзистора 8 увеличиваетс , что вызывает увеличение его коллекторного тока и, следовательноj уменьшение базового тока выходного транзистора 10,If the voltage at the output of circuit 9 decreases (for example, due to a change in load current), then the base current of transistor 8 increases, causing an increase in its collector current and, therefore, a decrease in base current of output transistor 10,

Таким образом обеспечиваетс ограничение ныcьш eни выходного транзистора 10, Напр жение на выходе схемы определ етс опорным уровнем U, , В качестве источника опорного уровн используютс транзисторы 10, 6, 1 с подключенным к эмиттеру транзистора 1 делителем, состо щим из резисторов 7 и 14 и диода 15, Диод 15 обеспечи35Thus, the limiting current of the output transistor 10 is provided. The output voltage of the circuit is determined by the reference level U,. The source of the reference level is used by the transistors 10, 6, 1 with a divider 1 connected to the emitter of the transistor 1 and 14 and diode 15, diode 15 provide35

4040

4343

5050

33

вает температурную стабильность IJ, и выходного напр жени .temperature stability IJ, and output voltage.

Если на базу согласующего транзистора 1 подать низкий уровень напр жени , то- согласующий транзистор 1 и фазоразделительный транзистор Шоттки 6 закроютс , прекратитс ток в базу выходного транзистора 10, он выключитс и на выходе схемы установитс высокий уровень напр жени .If a low voltage level is applied to the base of the matching transistor 1, then the matching transistor 1 and the phase-separation schottky transistor 6 are closed, the current to the base of the output transistor 10 stops, it turns off and a high voltage level is established at the output of the circuit.

С целью ограничени насыщени согласующего и фазоразделительного транзисторов и уменьшени потребл емой мощности в предлагаемую схему может быть введен диод 21, подключенный анодом к базе согласующего транзистора , а катодом к коллектору фазоразделительного транзистора. В этом случа обеспечиваетс высокое быстродействи схемы также и при изготовлении ее по технологии без применени диодов Шоттки.In order to limit the saturation of the matching and phase-separation transistors and reduce the power consumption, a diode 21 connected by the anode to the base of the matching transistor and cathode to the collector of the phase-separation transistor can be introduced into the proposed circuit. In this case, the high speed of the circuit is also ensured when it is manufactured using the technology without the use of Schottky diodes.

Claims

1. An integrated logic circuit containing a matching transistor, the base of which is connected to the input of the circuit and through the first resistor to the power bus, the collector through the second resistor is connected to the power bus, and the emitter to the base of the phase separation transistor and through the third resistor to the base of the stabilizing transistor The emitter of which is connected to the output of the circuit and to the collector of the first output transistor, the emitter of which is connected to the common bus, and the base is connected to the emitter of the phase separation transistor and the first terminal of the fourth resistor, the collector of the second output transistor is connected through the fifth resistor to the power supply, the emitter to the output of the circuit, and the base of the stabilizing transistor through the sixth resistor connected in series and the diode to the common bus, characterized in that A resorption transistor is inserted, the emitter of which is connected to a common ishna, the base is connected to the second output of the fourth resistor, and the collector is connected via the seventh resistor to the base of the first output transistor, the collector of which is through the eighth resistor. The key to the base of the second output transistor and the emitter of the additional

0

282604

transistor, the collector of which is connected to the collector of the second output transistor, and the base is connected to the collector of the phase separation transistor and through the ninth resistor to the power bus, while the collector of the stabilizing transistor is connected to the emitter of the phase separation transistor.

Jq

2. An integrated logic circuit containing a matching transistor, the base of which is connected to the input of the circuit and through the first resistor to the power bus, the collector through the second resistor is connected to the power bus, and the emitter to the base of the phase separation transistor and through the third resistor to the base of the stabilizing transistor The emitter of which is connected to the output of the circuit and to the collector of the first output transistor, the emitter of which is connected to the common bus, and the base is connected to the emitter of the phase separation transistor and the first terminal of the fourth resistor, the collector of the second output transistor is connected via a fifth resistor to the power bus, the emitter is connected to the output of the circuit, and the base of the stabilizing transistor is connected through the sixth resistor in series and the diode is connected to a common bus, which in order to increase reliability, an absorbable a transistor whose emitter is connected to

5 common bus, the base - with the second output of the fourth resistor, and the collector through the seventh resistor is connected to the base of the first output transistor, the collector of which through the eighth

0 resistor connected to the base of the second

output resistor and the emitter of the additional transistor, the collector of which is connected to the collector of the second output transistor, and the base

5 is connected to the collector of the phase separation transistor and through the ninth resistor to the power bus, while the collector of the stabilizing transistor is connected to the collector of the phase separation transistor.

3. The circuit according to claims 1 and 2, characterized in that, in order to increase speed, a diode is inserted into it, the anode of which is connected to

5 the base of the matching transistor, and the cathode - to the collector of the phase-sharing transistor.

0

FIG. 2