KR800000915B1

KR800000915B1 - Oscillation ciruit

Info

Publication number: KR800000915B1
Application number: KR7601798A
Authority: KR
Inventors: 가쓰도시 구와하라; 가쓰아끼 고오도오
Original assignee: 고지마 히로이찌; 호오지기 가부시끼 가이샤
Priority date: 1976-07-24
Filing date: 1976-07-24
Publication date: 1980-09-10

Abstract

A cct. having timing circuitry for controling the period of oscillations and the duty cycle of the oscillations, is composed of 1st, 2nd and 3rd bistable ccts(Q1-Q2, Q3-Q4, Q5-Q6). Charge-discharge cct. comprising resistor(R2) and capacitor(c) is connected to the output cct. of 3rd bistable cct. Series resistor(R3, R4) is connected between connecting point of the resistor(R2) and capacitor(c) and output cct. of the 2nd bistable cct. and the connecting point of the series resistor is connected to the input cct. of the 1st bistable cct. to oscillate.

Description

Oscillation Circuit

제1도는 본 발명의 실시예 1를 표시한 회로도,1 is a circuit diagram showing Embodiment 1 of the present invention;

제2도는 제1도의 실시예의 타임챠아트를 표시한 것이다.2 shows the time chart art of the embodiment of FIG.

본 발명은 (C-MOS) 집적회로를 사용한 고 임피이던스(高 impedance) 발진회로에 관한 것이다.The present invention relates to a high impedance oscillator circuit using a (C-MOS) integrated circuit.

일반적으로, 광전식 및 이온화식 연기감지기에서는 소비전류를 작게 하기 위해서, 회로를 펄스 구동시키는 것이 바람직하다. 이 펄스구동을 위해서는, 고 임피이던스이며 충격계수(duty cycle)가 큰 발진회로가 필요하다.In general, in the photoelectric and ionization smoke detectors, it is preferable to pulse-drive the circuit in order to reduce the current consumption. This pulse drive requires an oscillation circuit with high impedance and high duty cycle.

종래의 발진회로에서는 상기 충격계수가 작고, 이것을 크게하자면 기술적으로 곤란하며, 특히 반도체의 특성이 같은 것을 사용하지 않으면 안되는 결점이 있었다.In the conventional oscillation circuit, the impact coefficient is small, and if it is made large, it is technically difficult, and in particular, there is a drawback that the same characteristics of the semiconductor must be used.

본 발명은 이와같은 결점을 없애고, 고 임피이던스이며 충격계수를 크게 할 수가 있고 상술한 펄스 구동에 가장 적합한 발진회로를 제공하는 것이다.The present invention eliminates these drawbacks, provides a high impedance, high impact coefficient, and provides an oscillation circuit most suitable for the aforementioned pulse driving.

본 발명의 실시예 1을 도면으로 상세히 설명하면 다음과 같다.Referring to the first embodiment of the present invention in detail as follows.

제1도에서 Q₁,Q₂는 각각 서로 역극성(逆極性) (P 채널 및 N 채널)의 전계효과 트랜지스터이며 전원 V_DD(드레인 전원전압을 V_DD로 표시한다)와 어어스 사이에 트랜지스터 Q₁의 소오스 드레인 및 트랜지스터 Q₂의 드레인 소오스가 직렬로 접속되고, 이른바 콘프리멘터리(complementary) 접속된 전계효과(電界效果) 트랜지스터(C-MOS)로 구성된 인버어터(inverter)가 형성되어 있다. Q₃및 Q₄와, Q₅및 Q₆은 상술한 바와같은 인버어터를 형성하는 트랜지스터이며, 이들 인버어터는 3단 직렬로 접속되어 있다.In FIG. ₁ , Q ₁ and Q ₂ are field effect transistors of reverse polarity (P channel and N channel), respectively, and are transistors between a power supply V _DD (expressing a drain power supply voltage as V _DD ) and earth. A source drain of Q ₁ and a drain source of transistor Q ₂ are connected in series, and an inverter composed of a so-called complementary field effect transistor (C-MOS) is formed. have. Q ₃ and Q ₄ and Q ₅ and Q ₆ are transistors forming the inverter as described above, and these inverters are connected in series with three stages.

C는 콘덴서이며, 트랜지스터 Q₆, 저항 R₁및 다이오우드 D로써 방전회로가 형성되고, 트랜지스터 Q₅및 저항 R₂로써 충전회로가 형성되며, 콘덴서 C의 충전과 방전에 의해서 후술하는 바와 같이 발진동작을 하게되는 것이다.C is a capacitor, and a discharge circuit is formed by the transistor Q ₆ , the resistor R ₁ and the diode D, and a charge circuit is formed by the transistor Q ₅ and the resistor R ₂ , and the oscillation operation is described later by charging and discharging the capacitor C. Will be.

또한, 콘덴서 C의 방전시에는 저항 R₂에도 방전전류가 흐르지만, 충격계수를 크게 하기위해 저항 R₂는, R₂＞R₁로 설정되기 때문에 R₂측의 방전전류는 무시할 수 있다. 또 저항 R₃,R₄는, (R₃+R₄)＞R₁,R₂로 설정함으로써, 콘덴서 C의 충전 방전시에는 하등의 영향을 주지 않는다.In addition, there is only the resistance R ₂ in the discharge current during discharge of the capacitor C to flow, the resistance R ₂ in order to increase the duty cycle is set, since as R _2> R ₁ R ₂ side of the discharge current is negligible. In addition, the resistors R ₃ and R ₄ are set to (R ₃ + R ₄ )> R ₁ , R ₂ so that the capacitor C has no influence at the time of charge and discharge.

이 실시예에서는, R₃및 R₄의 저항치의 비율은 1:1로 한다. 저항 R₁,R₂와의 접속점은 저항 R₃을 거쳐 상기 트랜지스터 Q₁,Q₂의 게이트에 접속되고, 다시 이 게이트는 저항 R₄를 거쳐 트랜지스터 Q₃의 드레인에 접속되어서, 상술한 접속점의 전위 및 트랜지스터 Q₃,Q₄의 드레인 전위가 인버어터의 초단 입력에 인가되어 있다. R₅는 저항이며, 인버어터의 초단의 트랜지스터 Q₁의 드레인과 중단의 입력 사이에 삽입되어 있다. R₆은 저항 R₅와 같은 저항이며, 인버어터의 중단의 트랜지스터 Q₄의 드레인과 종단의 입력 사이에 삽입되어 있다.In this embodiment, the ratio of the resistance values of R ₃ and R ₄ is 1: 1. The connection point with the resistors R ₁ , R ₂ is connected to the gates of the transistors Q ₁ , Q ₂ via the resistor R ₃ , and this gate is again connected to the drain of the transistor Q ₃ via the resistor R ₄ , so that the potential of the above-described connection point is reached. And the drain potentials of the transistors Q ₃ and Q ₄ are applied to the first input of the inverter. R ₅ is a resistor and is inserted between the drain of the transistor Q ₁ at the first stage of the inverter and the input of the interruption. R ₆ is the same resistance as the resistor R ₅ and is inserted between the drain of the transistor Q ₄ of the interruption of the inverter and the input of the termination.

R₇은 이 발진회로의 출력에 접속된 부하 저항이다.R ₇ is the load resistance connected to the output of this oscillation circuit.

상술한 발진회로의 동작을 제2도로 설명하면, 전원 V_DD로 부터 전원전류를 공급함으로써, 트랜지스터 Q₁,Q₂의 게이트 전위 V_G1은 0전위에 가까와지고, 트랜지스터 Q₁은 온(ON), 트랜지스터 Q₂는 오프(OFF)로 된다.Referring to the operation of the above-described oscillation circuit in the second diagram, by supplying the power current from the power supply V _DD , the gate potential V _G1 of the transistors Q ₁ and Q ₂ approaches the zero potential, and the transistor Q ₁ is turned on. The transistor Q ₂ is turned off.

이에 따라 저항 R₅＜(트랜지스터 Q₂의 오프(OFF)저항), (트랜지스터 Q₄의 입력저항), 이므로 트랜지스터 Q₃,Q₄의 게이트 전위 V_G2는 드레인 전원전압 V_DD로 되고, 트랜지스터 Q₃은 오프(OFF), 트랜지스터 Q₄는 온(ON)이 된다. 따라서 트랜지스터 Q₅,Q₆의 게이트전위 V_G3은 0전위로 되고, 트랜지스터 Q₅는 온(ON), 트랜지스터 Q₆은 오프(OFF)로 된다.Accordingly, since the resistance R ₅ <(off resistance of transistor Q ₂ ), (input resistance of transistor Q ₄ ), gate potential V _G2 of transistors Q ₃ and Q ₄ becomes drain power voltage V _DD , and transistor Q ₃ is turned off (oFF), the transistor Q ₄ is turned on (oN). Therefore, the gate potential V _G3 of the transistors Q ₅ and Q ₆ is turned to zero potential, the transistor Q ₅ is turned on, and the transistor Q ₆ is turned off.

이와같이 트랜지스터 Q₅가 온(ON),이면 상술한 충전회로에 의해 콘덴서 C에 충전전류가 흐르고, 이때 콘덴서 양단의 게이트 전위 V_G3는 0전위이므로 저항 R₃과 R₄(저항치 R₃=R₄)의 양단에는 콘덴서 전압 V_C가 부하된다. 이 콘덴서 전압 V_C이 상승하여 거의 전원전압치 V_DD에 이르면 저항 R₃과 R₄의 접속점 즉 게이트전위 V_G1이 트랜지스터 Q₂의 턴온(Turn On) 전압 V_GT2(≒½V_DD)에 도달하여 트랜지스터 Q₂는 온(ON) 트랜지스터 Q₁는 오프(OFF)로 되고, 트랜지스터 Q₃,Q₄의 게이트 전위 V_G2가 0전위로 되어서 트랜지스터 Q₃은 온(ON), 트랜지스터 Q₄는 오프(OFF)로 된다. 이에 따라 트랜지스터 Q₅,Q₆의 게이트전위 V_G3은 드레인 전원 전압 V_DD까지 상승하고, 트랜지스터 Q₅는 오프(OFF), 트랜지스터 Q₆는 온(ON)이 된다.As described above, when transistor Q ₅ is ON, the charging current flows through capacitor C by the charging circuit described above. At this time, the gate potential V _G3 at both ends of capacitor is 0 potential, so resistors R ₃ and R ₄ (resistance value R ₃ = R _4). At both ends, the capacitor voltage V _C is loaded. When the capacitor voltage V _C rises to almost the power supply voltage V _DD , the connection point of the resistors R ₃ and R ₄ , that is, the gate potential V _G1 , reaches the turn-on voltage V _GT2 (≒ ½V _DD ) of the transistor Q ₂ . Transistor Q ₂ is turned on. Transistor Q ₁ is turned off. The gate potential V _G2 of transistors Q ₃ and Q ₄ is at zero potential so that transistor Q ₃ is turned on and transistor Q ₄ is turned off. OFF). As a result, the gate potential V _G3 of the transistors Q ₅ and Q ₆ rises to the drain power supply voltage V _DD , and the transistor Q ₅ is turned off and the transistor Q ₆ is turned on.

게이트전위 V_G3은 저항 R₄를 거쳐 초단의 인버어터의 입력으로 귀환하고, 게이트전위 V_G1는 급속히 전원 전압 V_DD까지 올라가서, 트랜지스터 Q₂는 아주 빠른 스위칭 동작을 하게된다. 또 트랜지스터 Q₆이 온(ON)으로 되기때문에 콘덴서 C에는 방전회로에 방전전류가 흐르고, 이 방전에 의해 트랜지스터 Q₁,Q₂의 게이트전위 V_G1는 전원전압 V_DD에 대한 저항 R₃과 R₄의 분압(分壓)전위에 가까워진다.The gate potential V _G3 returns to the input of the first stage inverter through the resistor R ₄ , and the gate potential V _G1 rapidly rises up to the supply voltage V _{DD so} that the transistor Q ₂ performs a very fast switching operation. In addition, since transistor Q ₆ is turned on, a discharge current flows through the discharge circuit to the capacitor C. As a result of this discharge, the gate potentials V _G1 of the transistors Q ₁ and Q _{2 become} resistances R ₃ and R to the power supply voltage V _DD . _It is close to the partial pressure potential of ₄ .

즉 콘덴서 C의 방전이 거의 완료하면, 게이트전위 V_GI는 트랜지스터 Q₁의 턴은(Turn On) 전압(≒½V_DD)까지 내려가고, 트랜지스터 Q₁은 온(ON), Q₂는 오프(OFF), Q₃은 오프(OFF), Q₄는 온(ON)으로 되고, V_G1은 급속히 0전위로 되어 초기상태로 되돌아간다. 따라서, 콘덴서 전압(V_C)은 그 최고 레벨은 거의 V_DD, 최저 레벨은 거의 0이 된다. 이상의 동작을 1사이클로 하여 같은 동작이 반복되고 저항 R₇에는 출력전압(Vout)이 인가된다.That is, when the discharge of the capacitor C is almost complete, the gate potential V _GI is turned down to the turn on of the transistor Q _{1 to} the voltage (≒ ½V _DD ), the transistor Q ₁ is turned on, and Q ₂ is turned off. ), Q ₃ is turned off, Q ₄ is turned on, and V _G1 rapidly returns to zero potential and returns to the initial state. Therefore, the capacitor voltage V _C is at its highest level almost V _DD and at its lowest level almost zero. Using the above operation as one cycle, the same operation is repeated, and the output voltage Vout is applied to the resistor R ₇ .

상술한 발진회로의 충격계수는 R₁xC와 R₂xC에 의한 충전방전시정수(時定數)와의 관계에 따라 정해지며, 또 트랜지스터 Q₁,Q₂의 입력 임피이던스가 극히 높으므로, 저항 R₁,R₂를 고저항으로 할 수가 있으며, 충격계수를 크게 할 수가 있는 동시에 그 발진동작을 안정시킬 수가 있다. 또 발진회로 자체의 임피이던스도 높아지므로, 소비전류가 적어진다. 상기 트랜지스터 Q₁,Q₂와 Q₃,Q₄는 상술한 바와같이 서로 온(ON), 오프(OFF)를 반복하는데, 이 온, 오프가 서로 바뀌는 상태에서 트랜지스터 Q₁에서 Q₂로, 또는 Q₂에서 Q₁로, 그리고 트랜지스터 Q₃에서 Q₄로, 또는 Q₄에서 Q₃으로 드레인 전류가 유입되며, 이 때문에 트랜지스터 Q₁,Q₂,Q₃,Q₄의 턴온(Turn ON) 또는 턴오프(Turn Off)가 과도(過渡)상태에서 불안정하게 된다. 이것을 방지하기 위해 도시한 바와같이 트랜지스터 Q₁,Q₄의 드레인에 (또는 Q₂,Q₃의 드레인에)직렬로 저항 R₅,R₆을 삽입한다. 예를들면 게이트전위(V_G1)가 상습하여 트랜지스터 Q₂가 턴온하는 시점에서, 특성상 단시간(特性上短時間)이긴 하지만 트랜지스터 Q₁도 온(ON)으로 되어 있는 경우가 있으며, 이 상태는 전류가 많이 흐르는 동시에, 다음 단계로 한계레벨(threshold level)을 입력하게 되어, 다음 단계에서도 똑같이 트랜지스터 Q₃,Q₄의 양쪽이 온(ON)상태가 되기 쉬어진다.The impact coefficient of the oscillation circuit described above is determined according to the relationship between the charging and discharging time constants by R ₁ xC and R ₂ xC. In addition, since the input impedance of transistors Q ₁ and Q ₂ is extremely high, the resistance R ₁ , R ₂ can be made high resistance, the impact coefficient can be increased, and the oscillation operation can be stabilized. In addition, since the impedance of the oscillation circuit itself is high, the current consumption is reduced. The transistors Q _1, Q ₂ and Q _3, Q ₄ is to repeat each other on (ON), off (OFF) as described above, is turned on, in the off is changed each other in the transistor Q ₁ to Q _2, or Drain current flows from Q ₂ to Q ₁ and from transistors Q ₃ to Q ₄ , or from Q ₄ to Q ₃ , which causes the turn on of transistors Q ₁ , Q ₂ , Q ₃ , Q ₄ , or Turn Off becomes unstable in transient state. To prevent this, resistors R ₅ and R ₆ are inserted in series with the drains of the transistors Q ₁ and Q ₄ (or to the drains of Q ₂ and Q ₃ ). For example, at the time the gate voltage (V _G1) is habitual to the transistor Q ₂ is turned on, a short time (特性上短時間) Though the nature, but there is a case also the transistor Q ₁ is turned on (ON), the current state is flowing a lot at the same time, are input to the threshold level to the next level (threshold level), then in step equally transistor Q _3, is rest to the both sides of the Q _4-on (oN) state.

그리하여 트랜지스터 Q₁의 드레인과 입력사이에 삽입한 저항 R₅는, 트랜지스터 Q₁,Q₂양쪽이 온(ON)일 때 그 전류를 억제하는 동시에, 중단의 입력을 0전위 쪽으로 구속하므로, 트랜지스터 Q₃의 턴온, 트랜지스터 Q₄의 턴오프를 단축할 수 있다. R₆에 대해서도 마찬가지이며 트랜지스터 Q₅,Q₆의 턴오프, 턴온을 단축할 수 있으며, 스위칭 시간을 아주 짧게 할 수가 있다.Thus, so when inserted between the drain and the input of the transistor Q ₁ resistor R _5, the transistor Q _1, it is turned on (ON) Q ₂ both at the same time to suppress the current, the restraint input of the stop towards the zero potential, the transistor Q ₃ turned in, it is possible to reduce the turn-off of the transistor Q _4. The same applies to R ₆ , which can shorten the turn-off and turn-on of transistors Q ₅ and Q ₆ , and can shorten the switching time.

따라서 소비전력이 아주 적은 회로구성이 되어 파형(波形)의 기복하는 모양이 아주 급한 형상으로 된다. 또한 저항 R₃,R₄와 저항 R₆의 관계는 R₃,R₄＞R₆이며, 트랜지스터 Q₄가 온일때에 게이트 전위 V_G3은 거의 U전위이다.As a result, a circuit configuration with very low power consumption results in a very urgent shape of the waveform. The relationship between the resistors R ₃ , R ₄ and the resistor R ₆ is R ₃ , R ₄ > R ₆ , and the gate potential V _G3 is almost U potential when the transistor Q ₄ is on.

Claims

C-MOS inverters connected with source, drain, and drain and source converters are connected between the power supplies in three stages (Q ₁ -Q ₂ , Q ₃ -Q ₄ , Q ₅ -Q ₆ ). A charge / discharge circuit composed of a resistor and a capacitor is connected to the output of the termination of the resistor, and a third resistor (R ₃ ) connected in series between the connection point of the resistor (R ₂ ) and the capacitor (C) and the output of the inverter interruption. And the fourth resistor (R ₄ ) are connected, and the connection point of the third resistor (R ₃ ) and the fourth term (R ₄ ) is connected to the first input of the inverter to oscillate, and the first stage of the inverter is connected. An oscillator circuit characterized by inserting resistors R ₅ and R ₆ between one of the drain and the interrupt input and between the drain of the first stage and the drain of the C-MOS in the interrupt and the input of the termination. .