KR910001048B1 - Voltage control oscillator - Google Patents

Voltage control oscillator Download PDF

Info

Publication number
KR910001048B1
KR910001048B1 KR1019880016522A KR880016522A KR910001048B1 KR 910001048 B1 KR910001048 B1 KR 910001048B1 KR 1019880016522 A KR1019880016522 A KR 1019880016522A KR 880016522 A KR880016522 A KR 880016522A KR 910001048 B1 KR910001048 B1 KR 910001048B1
Authority
KR
South Korea
Prior art keywords
voltage
capacitor
output
mos device
delay means
Prior art date
Application number
KR1019880016522A
Other languages
Korean (ko)
Other versions
KR900011129A (en
Inventor
온용호
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR1019880016522A priority Critical patent/KR910001048B1/en
Publication of KR900011129A publication Critical patent/KR900011129A/en
Application granted granted Critical
Publication of KR910001048B1 publication Critical patent/KR910001048B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices

Abstract

The oscillator for simplifying the circuit construction and reducing the power consumption includes a capacitor (C1) having a predetermined frequency of voltage (Vo') at both ends; a comparator (COM) for comparing an output voltage of the capacitor (C1) with a control voltage (Vrf); a delay means (DEL) for delaying an output of the comparator (COM); a push-pull inverter (PPI) for supplying the capacitor (C1) with a high level of source voltage (Vdd) in accordance with the output level of the delay means (DEL) to change or to dischange changed voltage to the low level of power source (Vss).

Description

전압 제어 발진기Voltage controlled oscillator

제1도는 종래 기술에 의한 발진기의 일례를 도시한 회로도.1 is a circuit diagram showing an example of an oscillator according to the prior art.

제2도는 제1도의 동작을 설명하기 위한 파형도.2 is a waveform diagram for explaining the operation of FIG.

제3도는 제1도의 회로를 이용하여 구현된 종래의 전압제어 발진기의 회로도.3 is a circuit diagram of a conventional voltage controlled oscillator implemented using the circuit of FIG.

제4도는 본 발명에 의한 전압제어 발진기의 구조를 나타낸 블럭도.4 is a block diagram showing the structure of a voltage controlled oscillator according to the present invention.

제5도는 제4도의 주요 부분의 상세 회로도이다.5 is a detailed circuit diagram of the main part of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

COM : 비교기 DEL : 지연수단COM: Comparator DEL: Delay means

PPI : 푸쉬 풀 인버터 C1: 캐패시터PPI: Push Pull Inverter C 1 : Capacitor

INV1-INV7: 인버터 MP1: P채널 MOS소자INV 1 -INV 7 : Inverter MP 1 : P-channel MOS device

MN1: N채널 MOS소자MN 1 : N-channel MOS device

본 발명은 전압제어 발진기에 관한 것으로서, 보다 상세하게는 회로의 구성이 간단하고 전력의 소모량이 작아 반도체 칩의 내부에 구현하기에 적합한 전압 제어 발진기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage controlled oscillator, and more particularly, to a voltage controlled oscillator suitable for implementing in a semiconductor chip with a simple circuit configuration and low power consumption.

제1도에는 별도의 마스터 클럭을 필요로하지 않으며 전원의 투입과 동시에 소정의 주파수를 발생하는 종래의 발진기가 도시되어 있다. 여기서, 비교기로서 사용되는 OP앰프(OP1)와 그의 궤환저항(R1)(R2)은 슈미트 트리거의 특성을 나타내며, OP앰프(OP1)의 출쳔전압(V1)은 스위칭 트랜지스터(M1)(M2)를 제어하도록 되어 있다. 만약 V1=Vdd(정의 전원 전압)로 높을 때, 이는 OP앰프(OP1)간 +입력전압을 가지면 아울러 캐패시터(Co)의 양단전압(오Vo)이

Figure kpo00001
의 관계에 있는 것을 의미한다.FIG. 1 shows a conventional oscillator that does not require a separate master clock and generates a predetermined frequency at the same time as power is supplied. Here, the OP amplifier OP 1 used as the comparator and its feedback resistor R 1 (R 2 ) represent the characteristics of the Schmitt trigger, and the output voltage V 1 of the OP amplifier OP 1 is the switching transistor M. 1 ) M 2 is controlled. If V 1 = Vdd (positive power supply voltage), it has + input voltage between OP amplifier (OP 1 ), and the voltage (OVo) of both ends of capacitor (Co)
Figure kpo00001
It means being in a relationship.

OP앰프(OP1)의 출력전압(V1)이 하이(Vdd)일 때, 트랜지스터(M2)는 부도통, 트랜지스터(M1)는 도통되어 캐패시터(Co)를 충진시키며, 이에 따라 캐패시터(Co)의 양단전압(Vo)는 제2(a)도와 같이 증가한다.When the output voltage V 1 of the OP amplifier OP 1 is high (Vdd), the transistor M 2 is non-conducting and the transistor M 1 is conducting to fill the capacitor Co. Thus, the capacitor ( Both ends of the voltage Vo are increased as shown in FIG. 2 (a).

전압(Vo)이

Figure kpo00002
에 도달하게 되면, OP앰프(OP1)의 출력(V1)은 Vss로 전환된다. 이에 의해 트랜지스터(M1)는 부도통, 트랜지스터(M2)는 도통되어 캐패시터(Co)를 방전시켜 그 전압(Vo)를
Figure kpo00003
까지 저감시킨다.Voltage (Vo)
Figure kpo00002
When is reached, the output V 1 of the OP amplifier OP 1 is switched to Vss. As a result, the transistor M 1 is not conducting and the transistor M 2 is conducting, thereby discharging the capacitor Co, thereby reducing its voltage Vo.
Figure kpo00003
Reduce to

여기서, Vss=-Vdd라고 하면Where Vss = -Vdd

발진주파수 fo는Oscillation frequency fo

Figure kpo00004
가 된다.
Figure kpo00004
Becomes

즉, 주파수 fo는 전류원(I)에 의존하며, I의 값이 일정할 때 주파수 fo는 고정된 값을 갖게 된다. 이에 상기한 제1도의 회로를 이용하여 전압 제어에 의해 발진주파수를 가변시킬 수 있는 발진기를 구성하기 위해, 제3도에는 제1도의 전류원(I)를 전압 제어형 가변 전류원으로 형성하기 위하여 전압-전류변환기(voltage-to-current converter)(VTC)를 채용한 구성이 도시되어 있다. 제3도중의 전압-전류 변환기(VTC)를 구성하는 OP앰프(OP2)는 부궤한 루우프로 되어 있기 때문에, 저항(Rin)의 양단 전압은 제어 전압(Vin)과 동일하게 된다. 이리하여, MOS소자(M3)의 통과전류(I)는

Figure kpo00005
이 된다.That is, the frequency fo depends on the current source I, and the frequency fo has a fixed value when the value of I is constant. Thus, in order to configure an oscillator capable of varying the oscillation frequency by voltage control using the circuit of FIG. 1, FIG. 3 shows a voltage-current to form the current source I of FIG. A configuration employing a voltage-to-current converter (VTC) is shown. Since the OP amplifier OP 2 constituting the voltage-current converter VTC in FIG. 3 is a negative loop, the voltage at both ends of the resistor Rin becomes equal to the control voltage Vin. Thus, the passage current I of the MOS element M 3 is
Figure kpo00005
Becomes

제3도에 도시된 MOS소자(M4~M6)는 전류밀러(Current Mirror)를 형성하는 것으로, MOS소자(M3)(M4)를 흐르는 전류(I)와 동일한 값의 전류가 MOS소자(M5~M7)에 흐르게 되며, 이 다음에는 OP앰프(OP1)의 충력전압(V1)이 H 혹은 L로 됨에 따라 MOS소자(M9혹은 M10)가 도통되어 MOS소자(M1혹은 M2)로 유입된다. MOS소자(M9)가 부도통이면 MOS소자(M8)은 M1의 게이트 전압을 끌어올려 M1을 차단시키는 반면, M10이 부도통이면 M11은 M2의 게이트 전압을 끌어내려 M2를 차단시키게 된다. 이때 Vss=1Vdd이면, 발진주파수 fo는The MOS devices M 4 to M 6 shown in FIG. 3 form a current mirror, in which a current having the same value as that of the current I flowing through the MOS devices M 3 and M 4 is MOS. element and flow in the (M 5 ~ M 7), this then becomes a MOS device (M 9 or M 10) conductive as a charge ryeokjeonap (V 1) to H or L in OP amplifier (OP 1) MOS devices ( M 1 or M 2 ). MOS device is a MOS device (M 9) The default barrel (M 8), while that pulled up the gate voltage of M 1 blocks M 1, when M 10 is default barrel M 11 is tipped, the gate voltage of M 2 M Will block 2 . If Vss = 1 Vdd, the oscillation frequency fo is

Figure kpo00006
Figure kpo00006

가 되어 제어전압 Vin에 의존하는 발진주파수가 얻어지게 된다.The oscillation frequency depending on the control voltage Vin is obtained.

그러나, 전술한 전압제어 발진기는 제3도에서 보는 바와 같이 복잡한 회로로 구성되고, 또는 저항을 이용한 까닭에 칩내의 배치 면적을 많이 차지하는 문제가 있었다. 더욱이, 저항비가 낮을 경우에는, 전류 소모량이 증가하여 저전력의 전자제품에 적용하는데 한계가 있었다.However, the above-described voltage controlled oscillator is composed of a complicated circuit as shown in FIG. 3, or has a problem of occupying a large area of the chip due to the use of a resistor. Moreover, when the resistance ratio is low, current consumption increases and there is a limit to applying to low-power electronic products.

이에 본 발명은 상기 종래의 문제점을 해소하기 위하여 창출된 것으로서, 회로의 구성이 기존의 전압제어 발진기에 비해 간단하며 저항을 사용하지 않음으로써 칩면적이 축소되고 전력소비가 극히 적은 전압제어 발진기를 제공하는데 그 목적을 두고 있다.Accordingly, the present invention was created to solve the above-mentioned problems, and the circuit configuration is simpler than that of a conventional voltage controlled oscillator, and a chip area is reduced and power consumption is extremely low by using no resistor. The purpose is to.

상기한 목적을 달성하기 위한 본 발명에 따른 전압제어발진기는 소정의 출력주파수를 갖는 전압을 그 양단에 나타내는 캐패시터와, 이 캐패시터의 출력전압을 제어전압과 비교하는 비교기와, 상기한 비교기의 출력을 지연시키는 지연수단과, 이 지연수단의 출력레벨에 따라 고레벨의 전원전압을 상기한 캐패시터에 공급하여 충전시키거나 상기한 캐패시터의 이미 충전되어 있던 전압을 저레벨의 전원측으로 방전시키는 푸쉬 풀 인버터(push-pull inveter)등을 포함하여 구성되는 것을 특징으로 한다.According to the present invention for achieving the above object, a voltage controlled oscillator includes a capacitor for indicating a voltage having a predetermined output frequency at both ends thereof, a comparator for comparing the output voltage of the capacitor with a control voltage, and outputting the output of the comparator. A delay means for delaying and a push-pull inverter for supplying and charging a high level power supply voltage to the capacitor according to the output level of the delay means or for discharging the already charged voltage of the capacitor to a low level power supply side (push- pull inveter) and the like.

다음으로 첨부도면 중 제4도 및 제5도를 참조하여 본 발명에 따른 실시예를 상세히 설명한 것이다.Next, embodiments of the present invention will be described in detail with reference to FIGS. 4 and 5 of the accompanying drawings.

제4도는 본 발명에 의한 전압제어 발진기의 블록도로서, 동 도면에 C1은 소정의 주파수를 갖는 전압신호(V'o)를 그 양단에 출력하는 캐패시터이며, V'o절점은 OP 앰프로 구성된 비교기(COM)의(-)입력단자에 접속되어 있으며, 비교기(COM)의(+)입력단자에는 출력주파수를 결정하는 제어 전압이 기준 전압(Vrf)으로서 인가되어 있다. 또한 비교기(COM)의 출력전압(V'1)은 지연수단(DEL)에 인가되어 미리 예정된 시간 만큼 지연되도록 되어 있으며, 지연수단(DEL)의 출력은 상기한 캐패시터를 층반전시키는 푸쉬 풀 인버터(PPI)를 구동하도록 되어 있다. 제4도에서 점선으로 구획된 지연수단(DEL) 및 푸쉬 풀 인버터(PPI)의 상세한 구성은 제5도와 같으며, 본 실시예에서 지연수단(DEL)은 복수개의 인버터(INV1~INVn)로 이루어져 있으며, 푸쉬 풀 인버터(PPI)는 P채널 MOS소자(MP1)와 N채널 MOS소자(MN1)의 상보형 결합구조로 되어 있다. 여기서 지연수단(DEL)을 구성하는 최종 인버터(INV7)출력은 상기한 MOS소자(MP1)(MN1)의 게이트에 공통 접속되며 있으며, 푸쉬 풀 인버터(PPI)의 출력은 상기한 MOS소자(MP1)(MN1)의 공통드레인 단자에 인출되도록 되어 있는 한편, MOS소자(MP1)(MN1)의 소스에는 각각 Vdd, Vss의 전원전압이 인가되어 있다.4 is a block diagram of a voltage controlled oscillator according to the present invention, in which C 1 is a capacitor for outputting a voltage signal V ′ o having a predetermined frequency at both ends thereof, and the V ′ o node is an OP amplifier. It is connected to the (-) input terminal of the configured comparator COM, and the control voltage which determines an output frequency is applied as the reference voltage Vrf to the (+) input terminal of the comparator COM. In addition, the output voltage V ' 1 of the comparator COM is applied to the delay means DEL to be delayed by a predetermined time, and the output of the delay means DEL is a push-pull inverter that inverts the capacitor. PPI). Detailed configuration of the delay means (DEL) and the push-pull inverter (PPI) divided by the dotted line in Figure 4 is shown in Figure 5, the delay means (DEL) in this embodiment is a plurality of inverters (INV 1 ~ INV n ) The push pull inverter (PPI) has a complementary coupling structure of a P-channel MOS device MP 1 and an N-channel MOS device MN 1 . Here, the output of the final inverter INV 7 constituting the delay means DEL is commonly connected to the gate of the MOS device MP 1 (MN 1 ), and the output of the push pull inverter PPI is the MOS device. (MP 1) is (MN 1) is source, Vdd, the power source voltage Vss of respective common drain the other hand adapted to be drawn out to a terminal, MOS element (MP 1) (MN 1) is applied for.

이하에, 상기한 구성의 작동에 관하여 기술하기로 하는데, 접지를 기준으로 정(正)의 값을 갖는 제어전압이 비교기(COM)의 기준전압(Vrf)으로서 인가된 경우를 이용하여 설명한다.The operation of the above-described configuration will be described below, using the case where a control voltage having a positive value with respect to ground is applied as the reference voltage Vrf of the comparator COM.

캐패시터(C1)를 구동하는 푸쉬 풀 인버터(PPI)는 전술한 바와 같이 MOS소자(MP1)(MN1)으로 구성되는 바, 여기서 기준전압(Vrf)이 접지를 기준으로 하여 정의 전압을 갖도록 되어 있는 점을 감안하여 미리 캐패시터(C1)에 대한 MOS소자(MP1)의 충전시의 능력(source capability)을 적게하고 MOS소자(MN1)의 방전시의 능력(sink capability)을 크게 해두면, MP1의 도통 저항(Ron)과 캐패시터(C1)의 용량값에 의한 RC시정수에 따라 결정되는 캐패시터(C1)의 충전시간은 MN1은 도통저항(Ron)과 캐패시터(C1)의 용량값에 의한 RC 시정수에 따라 결정되는 캐패시터(C1)의 방전시간 보다 길게 된다. 상기한 MOS소자(MN1)의 싱크 능력을 크게 하는 것은 이 소자의 W/L 게이트비를 크게 하는 것에 의해 실현될 수 있으며, MOS소자(MP1)의 경우는 그 반대로 구성하면 된다.The push pull inverter PPI for driving the capacitor C 1 is configured as the MOS device MP 1 (MN 1 ) as described above, so that the reference voltage Vrf has a positive voltage with respect to ground. In view of the above, the source capability of charging the MOS device MP 1 to the capacitor C 1 is reduced in advance, and the sink capability of discharging the MOS device MN 1 is increased. side, the charging time of the conduction resistance (Ron) and a capacitor (C 1) a capacitor (C 1) is determined by the RC time constant due to the capacitance of the MP 1 is MN 1 is the conduction resistance (Ron) and a capacitor (C 1 It is longer than the discharge time of the capacitor (C 1 ) determined by the RC time constant by the capacitance value. Increasing the sink capability of the MOS device MN 1 can be realized by increasing the W / L gate ratio of the device, and in the case of the MOS device MP 1 , the configuration may be reversed.

이 상태에서, 캐패시터(C1)의 충전전압(V'o)이 비교기(COM)의 기준전압(Vrf)보다 작을 경우에는 비교기(COM)는 로우레벨의 전압(Vss)을 출력하며 이 지연수단(DEL)을 경유하여 푸쉬 풀 인버터(PPI)의 입력단에 인가된다. 이에 따라 MN1의 소자는 부도통되는 반면에, MP1의 소자는 도통되어 정의 전원전압(Vdd)이 드레인 출력단에 나타나 캐패시터(C1)의 충전전압의 크기가 기준전압(Vrf)에 도달하면, 비교기(COM)는 그 전과는 반대로 하이레벨의 전압(Vdd)을 발생하며, 이 전압신호는 지연수단(DEL)을 거쳐 푸쉬 풀 인버터(PPI)에 인가되는 바, 이때에는 MP1의 소자가 부도통되는 반면에 MN1의 소자가 도통되어 캐패시터(C1)의 방전통로가 형성됨으로써 캐패시터(C1)의 충전전압을 빠른 시간내에 Vss 전원측으로 방전되어 결국 캐패시터(C1)의 출력을 변화시킨다. 이와 같은 캐패시터(C1)의 반복된 충반전 동작에 따라 V'o절점에서는 소정 주파수의 전압신호가 나타나는 것이다.In this state, if the charge voltage (V 'o) of the capacitor (C 1) is lower than the reference voltage (Vrf) of the comparator (COM), the comparator (COM) is the output voltage (Vss) having a low level and a delay means It is applied to the input terminal of the push pull inverter (PPI) via (DEL). Accordingly, when the device of MN 1 is not conducting, while the device of MP 1 is conducting and the positive power supply voltage Vdd appears at the drain output terminal, when the magnitude of the charging voltage of the capacitor C 1 reaches the reference voltage Vrf. a comparator (COM) is that before the contrary, and generates a voltage (Vdd) of the high level, the voltage signal is a bar, where applied to the push-pull inverter (PPI) through the delay means (DEL), the element of the MP 1 default is the device of the MN 1-conductive whereas the tube forming the discharge path of the capacitor (C 1) being discharged to Vss power supply side to the terminal voltage of the capacitor (C 1) as soon as the end changes the output of the capacitor (C 1) Let's do it. According to the repeated charging and discharging operation of the capacitor C 1 , a voltage signal of a predetermined frequency appears at the V ′ o node.

그리고, 여기서 상기한 비교기(COM)의 기준전압(Vrf)을 변동시키면, 캐패시터(C1)에 충반전되는 전압의 폭이 변화되어 그 만큼 충방전시간이 변하게 되어 결과적으로 전압에 의해 발진 주파수가 변화하게 된다.When the reference voltage Vrf of the comparator COM is changed, the width of the voltage charged and charged to the capacitor C 1 is changed, and the charge and discharge time is changed by that amount, resulting in an oscillation frequency caused by the voltage. Will change.

이상에는 보는 바와 같이, 본 발명에 의한 회로는 저항을 채용하지 않기 때문에 칩면적을 최소화할 수 있을 뿐만 아니라, 출력 캐패시터를 구동하는 푸쉬 풀 인버터를 구성하는 2개의 MOS소자가 교호로 도통되는 까닭에 두 전원전압(Vdd)(Vss) 사이에 직접적인 전류 통로가 형성되지 않으므로 전력 소모가 작은 효과가 얻어지며, 또한 지연수단도 복수개(짝수개)의 인버터로 구성되어 있으므로 비교적 용이하게 칩내에 형성할 수 있으며, 전류 소모량이 더욱 줄어든다. 점에서 동작도 그 만큼 인정하는 이점이 있다.As described above, since the circuit according to the present invention does not employ a resistor, the chip area can be minimized and the two MOS elements constituting the push-pull inverter driving the output capacitor are alternately connected. Since no direct current path is formed between the two power supply voltages Vdd (Vss), the effect of low power consumption is obtained. Also, since the delay means are also composed of a plurality of (even) inverters, they can be formed in the chip relatively easily. Current consumption is further reduced. In that respect, the operation also has the advantage of acknowledging that much.

Claims (2)

소정의 출력주파수를 갖는 전압(V'o)을 그 양단에 나타내는 캐패시터(C1)와, 이 캐패시터(C1)의 출력전압을 제어전압(Vrf)과 비교하는 비교기(COM)와, 상기한 비교기(COM)의 출력을 지연시키는 지연수단(DEL)과, 이 지연수단(DEL)의 출력레벨에 따라 고레벨의 전원전압(Vdd)을 상기한 캐패시터(C1)에 공급하여 충전시키거나 상기한 캐패시터(C1)에 이미 충전되어 있던 전압을 저레벨의 전원(Vss)측으로 방전시키는 푸쉬 풀 인버터(PPI)등을 포함하여 구성되는 것을 특징으로 하는 전압제어 발진기.A capacitor C 1 showing a voltage V ′ o having a predetermined output frequency at both ends thereof; a comparator COM for comparing the output voltage of the capacitor C 1 with a control voltage Vrf; The delay means DEL for delaying the output of the comparator COM and a high level power supply voltage Vdd are charged to the capacitor C 1 according to the output level of the delay means DEL to charge or described above. And a push-pull inverter (PPI) for discharging the voltage already charged in the capacitor (C 1 ) to the low level power supply (Vss) side. 제1항에 있어서, 상기한 푸쉬 풀 인버터(PPI)가 P채널 MOS소자(MP1)가 N채널 MOS소자(MN1)의 상보형 결합구조로 이루어지며, N채널 MOS소자(MN1)의 W/L 게이트비가 P채널 MOS소자(MP1)의 그것보다 크게 형성된 것을 특징으로 하는 전압 제어 발진기.2. The method of claim 1, wherein a push-pull inverter (PPI) is composed of a complementary coupling structure of the P-channel MOS device (MP 1) N-channel MOS device (MN 1), N-channel of the MOS device (MN 1) A voltage controlled oscillator characterized in that the W / L gate ratio is formed larger than that of the P-channel MOS device (MP 1 ).
KR1019880016522A 1988-12-12 1988-12-12 Voltage control oscillator KR910001048B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880016522A KR910001048B1 (en) 1988-12-12 1988-12-12 Voltage control oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880016522A KR910001048B1 (en) 1988-12-12 1988-12-12 Voltage control oscillator

Publications (2)

Publication Number Publication Date
KR900011129A KR900011129A (en) 1990-07-11
KR910001048B1 true KR910001048B1 (en) 1991-02-21

Family

ID=19280055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880016522A KR910001048B1 (en) 1988-12-12 1988-12-12 Voltage control oscillator

Country Status (1)

Country Link
KR (1) KR910001048B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030072527A (en) * 2002-03-04 2003-09-15 주식회사 엘지이아이 Generator of dc-dc converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030072527A (en) * 2002-03-04 2003-09-15 주식회사 엘지이아이 Generator of dc-dc converter

Also Published As

Publication number Publication date
KR900011129A (en) 1990-07-11

Similar Documents

Publication Publication Date Title
US4874971A (en) Edge-sensitive dynamic switch
US3631528A (en) Low-power consumption complementary driver and complementary bipolar buffer circuits
US4891609A (en) Ring oscillator
US5764110A (en) Voltage controlled ring oscillator stabilized against supply voltage fluctuations
US4300065A (en) Power on reset circuit
EP0735677B1 (en) Oscillator circuit having oscillation frequency independent from the supply voltage value
US4617529A (en) Ring oscillator with delay element and potential pulling circuit
KR100825336B1 (en) Semiconductor circuit
US3988617A (en) Field effect transistor bias circuit
EP1049256A1 (en) Low supply voltage oscillator circuit, particularly of the CMOS type
US5315187A (en) Self-controlled output stage with low power bouncing
US4023122A (en) Signal generating circuit
US4045688A (en) Power-on reset circuit
US4785262A (en) Pulse generator producing pulses having a width free from a power voltage and a threshold voltage of an inverter used therein
US3995232A (en) Integrated circuit oscillator
US4513258A (en) Single input oscillator circuit
US4717845A (en) TTL compatible CMOS input circuit
US4370628A (en) Relaxation oscillator including constant current source and latch circuit
US4283690A (en) Low power CMOS oscillator
US4904960A (en) Precision CMOS oscillator circuit
KR910001048B1 (en) Voltage control oscillator
EP1109317A1 (en) A controller oscillator system and method
JPS59175218A (en) Cmos inverter
JPH0621776A (en) Voltage control type oscillation circuit
KR20040062646A (en) Output driver comprising an improved control circuit

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020107

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee