Издбрвтение относитс к импульсной техника и может использовано в различных устройствах автоматики. По основному авт. св. № 947968 известен распределитель, содержащий триггеры по числу каналов, пр мые выходы каждого из которых соединены с соответствующими выходными шинами и с информационным входом последующего триггера, входы синхронизации четных и Нечетных триггеров подключены соответственно к первой и второй тактовым шинам, а входы установки в нуль соединены с управл ющей шиной, и запускающий триггер, инверсный выход которого подключен к информационному входу триггера первого канала, а вход установки и единичный вход соединены соответственно с управл ющей шиной и инверсным выходом триггера первого канала, а также дополнительные триггеры , блок тактировани и элемент И, при этом первый и второй входы первого дополнительного триггера соединены соответственно с пр мым выходом запускающего триггера и с шиной начальной установки и уста новочным входом второго дополнитель ного триггера, третий и четвертый входы - с выходом триггера третьего .канала, п тый вход - с выходом триггера шестого канала, шестой и седьмой входы - с выходом триггера восьмого канала, а восьмой вход - с выходом триггера п того канала, причем выход первого дополнительного триггера соединен с информационным входом второг дополнительного триггера, вход синхро низации которого соединен с тактовым входом и через блок тактировани - с тактовыми шинами, при этом выход в тоfporo дополнительного триггера подклю чен к шине контрол и первому входу элемента И, второй вход которого соед нен с управл ющим входом, а выход - с управл ющей шиной, кроме того, вход синхронизации запускающего триггера подключен к входу запуска, а информационный вход - к общей шине С 1 3 . Однако устройство отличаетс недос таточно высокой надежностью и ограниченными функциональными возможност ми Цель изобретени - повьш1ение надеж ности и расширение функциональных воз можностей. Поставленна цель достигаетс тем, что в распределитель импульсов введены триггер, элементы И, ИСКЛЮЧАМ1ЕЕ Ш1И, ИЛИ, причем информационный вход триггера соединен с общей шиной, вход установки в единицу соединен с инверсным выходом триггера первого канала, вход установки в нуль - с шиной начальной установки, вход синхронизации с инверсным выходом триггера восьмого канала, а пр мой выход - с выходом цикла распределителител и первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом элемента И, входы которого соединены соответственно с инверсными выходами триггеров всех каналов, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с первым входом элемента ИЛИ, второй вход которого соединен с пр мым выходом триггера первого канала, третий вход с второй тактовой шиной, а выход - с входом установки в единицу второго дополнительного триггера. На чертеже представлена функциональна схема распределител импульсов . Распределитель импульсов содержит запускающий триггер 1, триггеры 2-9 каналов, блок 10 тактировани , дополнительные триггеры 11,12, эле мент 13 И, шину 14 начальной установки , вход 15 запуска, управл ющий вход 16, тактовый вход 17, выходные шины 18-25, шину 26 контрол , тактовые шины 27, 28 и управл ющую шину 29, триггер 30, элемент 31 И, элемент 32 ИСКЛОЧАЮЩЕЕ ИЛИ, элемент 33 ИЛИ и выход 34 цикла устройства. Пр мые выходы триггеров 2-9 соединены с соответствующими выходными шинами 18-25, входы синхронизации четных и нечетных триггеров 1-9 подключены соответственно к тактовым шинам 27, 28, а входы установки в нуль - к управл ющей шине 29, вход установки и единичный вход запускающего триггера 1 соединены соответственно с управл ющей шиной 29 и инверсным выходом триггера 2, входы дополнительного триггера 11 подключены соответственно к пр мому выходу триггера i ,, к шине А начальной установки. а остальные к выходам соответствующих триггеров 4, 6, 7, 9, а выход соединен с входом триггера 12, другие входы которого подключены к тактовому входу 17, инверсному выходу триггера 4, шине 14 и через элемент 33 ИЛИ - к выходу элемента 32 ИСКЛЮЧАЮщее И.ПИ, входы которого соединены с выходом 34 цикла и выходом элемента 31 И, входы которого соединены с выходами соответствующих триггеров 2-9, причем входы триггера 30 подключены соответственно к шине 14 начальной установки, общей шине и триггерам 2 и 9. Распределитель импульсов в разомк нутом режиме работает следующим образом . В исходном положении триггеры 29 наход тс в состо нии с низким уровнем потенциала на выходных шинах 18-25, запускающий триггер 1 - в состо нии с низким уровнем потенциала на инверсном выходе, триггер 11 в состо нии с высоким уровнем потенциала на инверсном выходе, а триггер 12 - в состо нии с высоким уровнем потенциала на выходе и на шине 26контрол устройства. По фронту запускающего импульса на входе 15 запуска триггер 1 переходит в состо ние с высоким уровнем потенциала на инверсном выходе. Триг гер 2 по фронту ближайшего синхронизирующего импульса на тактовой шине 27переключаетс в состо ние с высоким уровнем потенциала на выходной шине 18. Образовавшийс низкий-, уровень потенциала на инверсиом выходе триггера 2 переключает триггер 1 по входу установки в единицу в исходное состо ние. Это обёспечивает возможность переключени триггера 2 в исходное состо ние по фронту следующего синхронизирующего импульса на тактовой шине 27. По фронту ближайшего синхронизирующего импульса на тактовой шине 28 триггер 3 переключаетс в состо ние с высоким уровнем потенциала на выходной шине 19, так как на его информационном вх де в зто врем - высокий уровень потА1Циала с триггера 2. По следующему фронту синхронизирующего импульса на тактовой шине 28 триггер 3 переключитс в исходное состо ние, так как к этому моменту триггер 2 уже находитс в исходном состо нии. Лн логичньм образом переключаютс остал ные триггера 4-9 распределител импульсов . В конце цикла распределите устанавливаетс в исходное состо ни и находитс в нем до следующего запускающего импульса на входе 15 запуска . В замкнутом режиме выход триггер 9 соедин етс с входом 15 запуска Запуск распределител осуществл етс поспеокончани сигнала начальной у тановки на управл ющем входе 16 рас пределител . Переключение последнего триггера 9 в состо ние с высоким уровнем потенциала на выходной йине 25 вызывает переключениетриггера Г в состо ние с высоким потенциалом на выходе и подготовку распределител дл следующего цикла работы. Таким образом получаетс система перекрывающихс на половину периода тактовых последовательностей. Контроль сбоев и неисправностей осуществл етс следующим образом. Сигналы с выходов триггеров 4,6, 7, 9 распределител подаютс на входы установки в единицу триггера 1t. При правильной работе распределител тактовые импульсы на них всегда разнесены во времени не менее чем на половину периода. Поэтому совпадение их исключаетс и триггер I1 находитс в исходном состо нии с высоким уровнем потенциала на инверсном выходе . В это состо ние триггер 11 (также как и триггер 12) устанавливаетс подачей сигнала на шину 14 начальной установки. Триггер 12 также находитс в состо нии с высоким уровнем потенциала на щине 26 контрол (устройства. При отсутствии сбоев и неисправностей исходное состо ние триггера 12 все врем подтверждаетс . Сбой какого-либо триггера 2-9 распределител или его неисправность . вызовут одновременное прохождение по нему нескольких тактовых импульсов. Это обнаруживаетс в триггере 11, который переключитс в состо ние с низким уровнем потенциала на инверсном выходе, а по ближайшему фронту синхроимпульса на входе 17 триггер 12 переключитс в состо ние с низким потенциалом на шине 26 контрол устройства и зафиксирует сбой или неисправность распределител импульсов . Сигнал с триггера I2 через элемент 13 И подаетс на управл ющую шину 29 и устанавливает распределитель в исходное состо ние. Обнаружение состо ни низкого уроуровн потенциала всех видов триггеров 2-9 каналов в рабочем режиме (сбойна ситуаци ) и этого же состо ни в исходном положении (правильное состо ние )осуществл етс следующим образом. В исходном положении распределител импульсов (до поступлени запускающего импульса ) потенциалы высокого уровн с инверсных выходов триггеров 2-9 поступают на входы элемента 31 И, а триггер 30 находитс в исходном состо нии с низким уровнем потенциала на выходе , устанавливаетс в результате подач1 на шину 14 импульса начальной установки схемы контрол . Результирукмций потенциал высокогЬ уровн с вькода элемента 31 И и потенциал низ кого уровн с пр мого выхода тригге-г ра 30 объедин ютс на элементе 32 ИСКЛЮЧАЮЩЕЕ ИЛИ, с выхода которого результирующий потенциал высокого уровн поступает на вход элемента 33 ИЛИ и чербэ него на вход установки нул триггера 12. Так как потенциал высокого уровн не действует на вход установки нул триггера 12, он остает.с в исходном состо нии с высоким потенциалом на шине 26 контрол устройства, фиксиру правильное исходное состо ние распределител . При наличии в исходном состо нии потенциала высокого уровн на выходе хот бы одного триггера канала (кро- ме триггера 2) , на выходе элемента 31 И по витс потенциал низкого уров н , который вызовет по вление на выходе элемента 32 ИСКЛЮЧАЮЩЕЕ ИЛИ потенциала низкого уровм т В момент совпадени потенциалов низкого уровн от тактовой шины 28, элемента 32 ИСКЛЮЧАЮЩЕЕ ИЛИ и пр мого выхода триггера 2 на выходе элемента 33 ИЛИ по витс потенциал низкого уровн , который установит триггер 12 в состо ние с потенциалом низкого уровн на шине 26 контрол устройства, фиксиру , сбой в исходном состо нии. Сиг нал с триггера 12 через элемент 3 И по управл ющей шине 29 установит распределитель в исходное состо ние, если сбойна ситуаци в нем не вызва на устойчивой неисправностью. В противном случае распределитель не установитс в правильное исходное состо ние и после установки схемы конт;рол в исходное состо ние по шине 14 Процесс фиксации неправильного исходного положени распределител повторитс , сигнализиру об его устойчивой неисправности. Таким образом, проверив правильность исходного положени распределител импульсов, можно осуществл ть его запуск либо в ждущем ре жиме, либо в непрерьшном. В рабочем цикле (после подачи запускающего импульса на вход 15 запуска ) по фронту первого (после импульса запуска) импульса синхронизации на тактовой шине 27 триггер 2 первого канала переключаетс в состо ние с высоким уровнем потенциала на выходной шине }8. При этом триггер 30 устанавливаетс в состо ние с высоким уровнем потенциала на выходе по входу установки в единицу потенциалом низкого уровн с инверсного выхода триггера 2, а на выходе элемента 3 И по вл етс потенциал ниакого уровн . Поэтому на выходе элемента 32 ИСКЛЮЧАЮЩЕЕ ИЛИ сохран е.тс потенциал .высокого уровн , который через элемент 33 ИЛИ подаетс на вход установки в нуль триггера 12. На шине 26 контрол устройства - потенциал высокого уровн , свидетельствующий о правильном состо нии .распределител импульсов. Такое состо ние всех элементов схемы сохран етс в течение всего рабочего цикла. Если в резуль-тате сбо в рабочем цикле все триггеры 2-9 оказались в состо нии с низким уровнем потенциала на выходных шинах 18-25, то на выходе элемента 31 И по витс потенциал высокого уровн , а на выходе элемента 32 ИСКЛЮЧАЮЩЕЕ ИЛИ - потенциал низкого уровн , в момент совпадени потенциалов низкого уровн на элементе 33 ШШ триггер 12 установитс в состо ние с низким потенциалом на шине 26 контрол устройства, что свидетельствует о сбойной ситуации. В конце рабочего цикла триггер 9 переходит в состо ние с низким уровнем потенциала на выходной шин-з 25 и с высоким уровнем потенциала на инверсном вчходе. В этот момент триггер 30 переходит в исходное состо ние с низким уровнем потенцийла на выходе, а элемент 31 И - с высоким уровнем потенциала на выходе. Таким образом, сохран етс состо ние распределител и схемы контрол в правильном положении. При этом распределитель переходит в состо ние ожидани следующего запуска (исходное состо ние), а схема контрол переходит в режим контрол исходного состо ни . Св зь с пр мого выхода триггера 2 на вход элемента 33 ИЛИ обеспечивает блокировку схемы контрол на врем переходных процессов при neper. ключении триггера 30 и элемента 31 И в начале рабочего цикла, а св зь -с 71 тактовой шиной 28 на вход элемента 33 ИЛИ обеспечивает аналогичную блот кировку в конце рабочего цикла. Триггер 30, участву в функционировании схемы контрол , одновременно формирует временной сигнал, равный длительности рабочего цикла распределител импульсов на выходе 34 цикла устройства. Этот сигнал обеспечивает дополнительные функциональные возможности распределител импульсов а именно: формирование без дополнительных элементов объединени тактовых сигналов временные диаграммы, не обходимые , например, дл работы one ративных запомннаюошх устройств (ОЗУ), Временной сигнал на выходе 34 всегда охватывает тактовые импульсы на выходах триггеров 3-8. Таким образом , сигнал выборки ОЗУ можно располагать в широком диапазоне между сигналами адресов ОЗУ. Распределитель импульсов по сравнению с основным изобретением имеет более высокую надежность, обусловлен ную увеличением полноты контрол работы устройства, а именно: обнаруже нием .и фиксацией сбойной ситуации в рабочем цикле распределител , при которой все триггеры каналов распределител наход тс в состо нии с 3 низким уровнем потенциала на выходе (потер перемещающейс логической единицы в распределителе); проверкой и фиксацией сбоив или неисправностей распределител в исходном состо нии (перед запуском) т.е. проверкой состо ни распределител , при котором все триггеры каналов наход тс в состо нии с низким уровнем потенциала на выходах (в исходном состо нии - правильна ситуаци ). Така проверка распределител в исходном состо нии позвол ет убедитьс в его работоспособности перед запуском и в случае неисправности переключить основное устройство на работу с резервиьп распределителем. Кроме того, распределитель импульсов имеет наиболее,широкие функциональные возможности: дополнительно к основным вр«менным последовательност м формн| у«тс «рсмениой сигнал, равный по длителькостн циклу работы распределител от момента начала первого тактового сигнала и до момента окончани последнего (восьмого) тактового сигнала, чт« позвол ет формировать сложные врвмвкиые диаграммы работы ОЗУ без дополнительного оборудовани .Production refers to a pulse technique and can be used in various automation devices. According to the main author. St. No. 947968 a distributor is known that contains triggers by the number of channels, the direct outputs of each of which are connected to the corresponding output buses and the information input of the subsequent trigger, the synchronization inputs of the even and Odd triggers are respectively connected to the first and second clock buses, and the set inputs to zero are connected with the control bus, and the trigger trigger, the inverse output of which is connected to the information input of the first channel trigger, and the installation input and the single input are connected respectively to the control the trigger bus and the inverse trigger output of the first channel, as well as additional triggers, a clock unit and an element, the first and second inputs of the first additional trigger, respectively, are connected to the direct output of the trigger trigger and the second additional trigger input , the third and fourth inputs - with the output of the third channel trigger, the fifth input - with the output of the sixth channel trigger, the sixth and seventh inputs - with the output of the eighth channel trigger, and the eighth input - with the trigger output of the fifth channel, the output of the first additional trigger is connected to the information input of the second additional trigger, the synchronization input of which is connected to the clock input and through the clock unit to the clock tires, while the output of the additional trigger is connected to the control bus and the first input And, the second input of which is connected with the control input, and the output with the control bus, in addition, the trigger trigger input is connected to the trigger input, and the information input is connected to the common bus C 1 3. However, the device is characterized by insufficient reliability and limited functional capabilities. The purpose of the invention is to increase reliability and expand functional capabilities. The goal is achieved by introducing a trigger into the pulse distributor, AND, EXCLUSIVE E1, OR elements, the trigger information input connected to the common bus, unit installation input connected to the inverse trigger output of the first channel, the setup input zero - with the initial setup bus , the synchronization input with the inverse trigger output of the eighth channel, and the direct output with the output of the distributor cycle and the first input of the EXCLUSIVE OR element, the second input of which is connected to the output of the AND element whose inputs are S are corresponding to inverse outputs of the triggers of all channels, the output of the EXCLUSIVE OR element is connected to the first input of the OR element, the second input of which is connected to the direct output of the first channel trigger, the third input to the second clock bus, and the output to the installation input of the second additional trigger . The drawing shows the functional diagram of the pulse distributor. The pulse distributor contains triggering trigger 1, triggers of 2–9 channels, block 10, clocking, additional triggers 11, 12, element 13 I, initial bus 14, start input 15, control input 16, clock input 17, output buses 18- 25, control bus 26, clock busses 27, 28, and control bus 29, trigger 30, element 31 AND, element 32 EXCLUSIVE OR, element 33 OR, and loop output 34 of the device. The direct outputs of the flip-flops 2-9 are connected to the corresponding output buses 18-25, the synchronization inputs of the even and odd triggers 1-9 are connected to the clock buses 27, 28, respectively, and the set inputs to zero to the control bus 29, the installation input and the single the input of the trigger trigger 1 is connected respectively to the control bus 29 and the inverse output of the trigger 2, the inputs of the additional trigger 11 are connected respectively to the direct output of the trigger i, to the bus A of the initial installation. and the rest to the outputs of the corresponding triggers 4, 6, 7, 9, and the output is connected to the input of the trigger 12, the other inputs of which are connected to the clock input 17, the inverse output of the trigger 4, the bus 14 and through the element 33 OR to the output of the element 32 EXCLUSIVE AND .PI, the inputs of which are connected to the output 34 of the cycle and the output of the element 31 And, the inputs of which are connected to the outputs of the corresponding triggers 2-9, and the inputs of the trigger 30 are connected respectively to the bus 14 initial installation, common bus and triggers 2 and 9. Pulse distributor breaking naked mode works sl in a way. In the initial position, the triggers 29 are in the low potential state on the output tires 18-25, the trigger trigger 1 in the low potential state on the inverse output, the trigger 11 in the high potential state on the inverse output, and the trigger 12 is in a state with a high potential level at the output and on the device control bus 26. On the front of the trigger pulse at the trigger input 15, trigger 1 enters a state with a high potential at the inverse output. Trigger 2 on the front of the nearest clock pulse on the clock bus 27 switches to a state with a high potential level on the output bus 18. The resulting low level, the potential level on the inversion output of the trigger 2, switches trigger 1 on the unit setup to the initial state. This ensures that trigger 2 can be reset to the initial state on the front of the next clock pulse on the clock bus 27. On the front edge of the nearest clock pulse on the clock bus 28, the trigger 3 switches to a state with a high potential level on the output bus 19, since De at this time - a high level of flow from trigger 2. On the next edge of the clock pulse on the clock bus 28, trigger 3 switches to its original state, since by this time trigger 2 is already with the original state. The remaining trigger trigger triggers 4-9 are logically switched to LN. At the end of the cycle, distribute it to its original state and stay there until the next trigger pulse at trigger input 15. In the closed mode, the output trigger 9 is connected to the start input 15. The distributor is triggered by finishing the initial set signal at the distributor control input 16. Switching the last trigger 9 to a state with a high level of potential at the output terminal 25 causes the trigger G to switch to a state with a high potential at the output and prepare the distributor for the next operating cycle. In this way, a system of overlapping clock sequences is obtained. Fault and fault monitoring is carried out as follows. The signals from the outputs of the trigger 4,6, 7, 9 of the distributor are fed to the inputs of the installation in the unit of the trigger 1t. When the distributor is working properly, the clock pulses on them are always separated in time by at least half the period. Therefore, their coincidence is excluded and the trigger I1 is in the initial state with a high potential at the inverse output. In this state, trigger 11 (as well as trigger 12) is set by applying a signal to initial setup bus 14. Trigger 12 is also in a state with a high level of potential on control bar 26 (devices. In the absence of failures and malfunctions, the initial state of trigger 12 is confirmed all the time. Any distributor trigger 2-9 fails or fails. several clock pulses. This is detected in the trigger 11, which switches to the low potential state at the inverse output, and on the nearest clock edge at input 17, the trigger 12 switches to the low state The potential on bus 26 monitors the device and detects a malfunction or failure of the pulse distributor. The signal from trigger I2 goes through element 13 to the control bus 29 and sets the distributor to its initial state. Detection of a low potential level state of all kinds of 2-channel 2 trigger in the operating mode (failure situation) and the same state in the initial position (correct state) is carried out as follows. In the initial position of the pulse distributor (before the trigger pulse arrives), the high-level potentials from the inverse outputs of the flip-flops 2-9 are fed to the inputs of the element 31I, and the trigger 30 is in the initial state with a low potential at the output, established as a result of feeding1 to the bus 14 pulse setup control circuit. The results of the potential of the high level from the code of the element 31 And and the potential of the low level from the direct output of the trigger 30 are combined on the element 32 EXCLUSIVE OR, from the output of which the resulting potential of the high level goes to the input of the element 33 OR and cherbe it to the input of the installation flip-flop zero 12. Since the high level potential does not act on the setup input of flip-flop 12, it remains in its initial state with a high potential on the device control bus 26, fixing the correct initial state of the distributor. If there is a high level in the initial state at the output of at least one channel trigger (except for trigger 2), the output of element 31 AND a low level potential appears that will cause the output element 32 of the EXCLUSIVE OR potential to appear low At the moment of the coincidence of the low level potentials from the clock bus 28, the element 32 EXCLUSIVE OR, and the direct output of the trigger 2 at the output of the element 33 OR a low level potential occurs which sets the trigger 12 to a state with a low potential on the control bus 26 troystva, detects a failure in the initial state. A signal from trigger 12 through element 3 and on control bus 29 will set the valve to its original state if a failed situation in it does not call for a stable fault. Otherwise, the distributor will not be installed in the correct initial state and after the control circuit is installed; the role in the initial state on the bus 14 The process of fixing the incorrect initial position of the distributor will repeat, signaling about its stable failure. Thus, by checking the correctness of the initial position of the pulse distributor, it can be started either in standby mode or in continuous mode. In the working cycle (after a trigger pulse is applied to the trigger input 15), the edge of the first (after the trigger pulse) synchronization pulse on the clock bus 27 triggers 2 of the first channel to the high potential state on the output bus} 8. In this case, the trigger 30 is set to a state with a high potential level at the output of the unit in installation, a low level potential from the inverse output of the trigger 2, and at the output of element 3 And there is a low level potential. Therefore, at the output of element 32, EXCLUSIVE OR preserves its potential of a high level, which through element 33 OR is fed to the input of the setting of trigger zero 12. On the device control bus 26, there is a high level potential indicating a correct pulse distributor. This state of all circuit elements is maintained throughout the entire work cycle. If as a result of a failure in the working cycle all the triggers 2–9 turned out to be in a state with a low level of potential on the output tires 18–25, then at the output of element 31 the potential of a high level appeared and at the output of element 32 EXCLUSIVE OR - the potential low level, at the moment of coincidence of low level potentials on the element 33 ШШ trigger 12 is set to the state with low potential on the device control bus 26, which indicates a faulty situation. At the end of the operating cycle, the trigger 9 goes into a state with a low potential at the output bus-25 and with a high potential at the inverse input. At this moment, the trigger 30 enters the initial state with a low level of potency at the output, and the element 31 I with a high level of potential at the output. In this way, the state of the distributor and control circuit is maintained in the correct position. In this case, the distributor enters the waiting state of the next start (initial state), and the control circuit enters the initial state control mode. The connection from the direct output of flip-flop 2 to the input of element 33 OR provides for blocking the control circuit for transient time with neper. switching on trigger 30 and element 31 AND at the beginning of the working cycle, and communication with 71 clock bus 28 to the input of element 33 OR provides similar blotting at the end of the working cycle. The trigger 30, participating in the operation of the control circuit, simultaneously generates a time signal equal to the duration of the operating cycle of the pulse distributor at the output 34 of the device cycle. This signal provides additional functionality of the pulse distributor, namely: the formation of time diagrams without additional elements for combining clock signals, which are necessary, for example, to operate one of your operative memory devices (RAM). The time signal at output 34 always covers the clock pulses at the outputs of the trigger 3- eight. Thus, the RAM sampling signal can be positioned over a wide range between the RAM address signals. The pulse distributor, as compared with the basic invention, has a higher reliability due to an increase in the completeness of control over the operation of the device, namely: detection and fixation of a faulty situation in the distributor's operating cycle, in which all triggers of the distributor channels are in a state with 3 low levels output potential (loss of moving logical unit in the distributor); checking and fixing failures or malfunctions of the distributor in the initial state (before starting), i.e. checking the status of the distributor, in which all channel triggers are in a state with a low potential at the outputs (in the initial state, the correct situation). Such a check of the distributor in the initial state makes it possible to verify its operation before start-up and, in the event of a malfunction, switch the main device to work with the reserve distributor. In addition, the pulse distributor has the most extensive functionality: in addition to the main time sequences, the form | The "TC" has a psmenoy signal equal to the duration of the distributor operation from the start of the first clock signal to the end of the last (eighth) clock signal, wh "allows you to create complex timing diagrams of the RAM without additional equipment.