Изобретение относитс к вычислительной технике, а именно к устройствам дл вычислени и воспроизведени функциональных зависимостей методом кусочно-линейной аппроксимации, и может найти приме неиие в измерительной технике, си стёмах контрол и управлени . Известен цифровой аппроксиматор содержащий генератор импульсов, счетчики, блок пам ти, сумматор, формирующий функцию за счет суммировани в сумматоре текущего значе ни функции импульсной последовательности , поступающей с- выхода счетчика входных импульсов, с импульсами , поступающими из блока пам ти наклона участков аппроксимации С Однако это устройство отличаетс большими аппаратурными затратам ограниченным быстродействием и не отличаетс гибкостью при смейе вида аппроксимируемой функции. Наиболее близким к изобретению техническим решением вл етс цифровой функциональный преобразователь , содержащий генератор импулы сов, элемент И, первый вход которо го соединен с выходом генератора, триггер, соединенный с вторым входом элемента И, реверсивный счетчик, дешифратор, входы которог соединены с выходом счетчика, элемент ИЛИ, входы которого соединены с выходом дешифратора, счетчик с переменным коэффициентом делени , кольцевой счетчик, коммутатор C2J Однако известное устройство при годно только дл воспроизведени функциональньк зависимостей и не позвол ет производить вычисление функции дл конкретного заданного аргумента, что сужает функциональные возможности. Целью изобретени вл етс расширение области применени за счет Возмо шости работы преобразовател в режиме вычислени значени функ ции от заданного аргумента и в реж ме генерировани функции. Поставленна цель достигаетс тем, что в цифровой функциональный преобразователь, содержащий генера тор импульсов, элемент И, триггер, счетчик функции, дешифратор и элемент ИЛИ, причем выход генератора импульсов соединен с первым входом элемента И, второй вход которого 092 соединен с выходом триггера, выход счетчика функции соединен с выходом преобразовател , выход дешифратора соединен с входами элемента ИЛИ, вход пуска преобразовател соединен с первым входом триггера, дополиительно введены сдвиговый регистр, управл емой делитель частоты, счетчик аргумента, регистр аргумента и схема сравнени , первый и второй входы которой соединены с выходами соответственно счетчика аргумента и регистра аргумента, информационный вход которого соединен с входом аргумента преобразовател , вход пуска которого соединен с входами установки счетчиков аргумента и функции, входом записи единицы сдвигового регистра и входом разрешени записи регистра аргумента, выход схемы сравнени соединен с вторым входом триггера, выход элемента И соединен со счетным входом счетчика аргумента и импульбным входом управл емого делител частоты , выход и информационный вход которого соединены соответственно со счетным входом счетчика функции и выходом сдвигового регистра, вход сдвига которого соединен с выходом элемента ИЛИ, выход счетчика аргумента соединен с входом дешифратора . Предлагаемый преобразователь позвол ет вычисл ть и воспроизводить широкий класс функций как заданного, так и измен ющегос аргумента. На чертеже представлена блоксхема преобразовател . Преобразователь содержит генератор 1 импульсов, элемент И 2, . управл емый делитель 3 частоты, триггер 4, счетчик 5 аргумента, дешифратор 6, элемент ИЛИ 7, сдвиговый регистр 8, регистр 9 аргумента, схему 10 сравнени и счетчик 11 информации . Преобразователь работает следующим образом. При поступлении импульса пуска счетчики 5 и 11, триггер 4 устанавиваютс в нулевое состо ние, в пер-|. ый разр д регистра 8 заноситс едиица и код аргумента X записываетс в регистр 9. Нулевое состо ние триггера разрешает прохождение импульсов с генератора 1 через элеент И 2 на входы управл емого деител 3 частоты и счетчика 5 аргумента . При этом на выходе делител ,3 -частоты формируютс импульсы с частотой , завис щей от иомера участка аппроксимации, который определ етс состо нием регистра 8. На вход счетчика П проход т, импульсы переменной частоты. Дешифратор 6 определ ет моменты перехода с одного участка аппроксимации на другой. . При этом единица в регистре 8 сдвигаетс на один разр д, чт,о при-водит к изменению частоты импульсов, поступающих на вход счетчика П. Код аргумента X на выходе регистра 9 непрерывно сравниваетс с текущим состо нием счетчика 5 аргумента в схеме Ю сравнени . При равенстве содержимого счетчика 5 аргумента и регистра 9 аргумента на выходе схемы 0 сравнени по вл етс импульс , устанавливающий триггер 4 в единичное состо ние, запрещающее прохождение импульсов с генератора I через элемент И 2, что приводит к остановке процесса счета в счетчиках 5 и П. На этом процесс преобразован заканчиваетс и содержимое счетчика 1I соответствует функции от аргумента, записанного в регистре 9« С использованием изобретени . расошр етс область его применени .The invention relates to computing technology, in particular, devices for calculating and reproducing functional dependencies using a piecewise linear approximation method, and can find uses in measurement technology, control and monitoring systems. A digital approximator is known that contains a pulse generator, counters, a memory block, an adder that forms a function by summing the current value of the pulse sequence function from the output pulse counter with the pulses coming from the memory block to the slope of the approximation sections C However, This device is notable for its high hardware costs and limited speed and is not very flexible when it comes to the type of function approximated. The closest technical solution to the invention is a digital functional converter containing an impulse generator, an element I, the first input of which is connected to the generator output, a trigger connected to the second input of the element I, a reversible counter, a decoder, the inputs of which are connected to the output of the counter the OR element, whose inputs are connected to the output of the decoder, a counter with a variable division factor, a ring counter, a C2J switch However, the known device is suitable only for reproducing the function nk dependency and does not allow to produce calculation function for a particular input value, which narrows functionality. The aim of the invention is to expand the scope by using the ability of the converter to operate in the mode of calculating the value of a function from a given argument and in the mode of generating a function. The goal is achieved by the fact that a digital functional converter containing a pulse generator, an And element, a trigger, a function counter, a decoder and an OR element, the output of the pulse generator connected to the first input of the And element, the second input of which 092 is connected to the trigger output, output the counter of the function is connected to the output of the converter, the output of the decoder is connected to the inputs of the OR element, the start input of the converter is connected to the first trigger input, additionally entered a shift register controlled by the divider hour Ota, argument counter, argument register and comparison circuit, the first and second inputs of which are connected to the outputs of the argument counter and argument register, respectively, whose information input is connected to the converter input of the converter, the start input of which is connected to the input inputs of the argument counters and the function, the record entry unit the shift register and the resolution input of the register of the argument, the output of the comparison circuit is connected to the second trigger input, the output of the AND element is connected to the counting input of the argument counter and the imp The ultrasonic input of the controlled frequency divider, the output and information input of which are connected respectively to the counting input of the function counter and the output of the shift register, the shift input of which is connected to the output of the OR element, the output of the argument counter is connected to the input of the decoder. The proposed converter makes it possible to calculate and reproduce a wide class of functions of both a given and a changing argument. The drawing shows a block converter circuit. The Converter contains a generator of 1 pulses, the element And 2,. controlled frequency divider 3, trigger 4, argument counter 5, decoder 6, element OR 7, shift register 8, argument register 9, comparison circuit 10 and information counter 11. The Converter operates as follows. When a start pulse arrives, counters 5 and 11, trigger 4 are set to the zero state, in the first- |. The th bit of register 8 is written in unity and the argument code X is written to register 9. The zero state of the trigger allows the pulses from generator 1 to pass through the element 2 to the inputs of the controlled frequency 3 and the counter 5 argument. At the same time, at the output of the divider, 3 -frequencies, pulses are formed with a frequency depending on the approximation plot's iomer, which is determined by the state of the register 8. The variable-frequency pulses pass at the input of the counter P. The decoder 6 determines the moments of transition from one approximation to another. . In this case, the unit in register 8 is shifted by one bit, wh, o leads to a change in the frequency of the pulses arriving at the input of counter P. The argument code X at the output of register 9 is continuously compared with the current state of the argument counter 5 in the comparison circuit. When the contents of counter 5 of argument and register 9 of argument at the output of circuit 0 of comparison are equal, a pulse appears that sets trigger 4 into one, prohibiting the passage of pulses from generator I through element 2, which leads to stopping the counting process in counters 5 and P This completes the conversion process and the contents of counter 1I correspond to the function of the argument written in register 9 using the invention. The range of its application is expanded.
IbIb
CMCM
I t г JI t g J
u г iu g i