SU1087951A1 - Многопрограммный регул тор температуры - Google Patents

Abstract

Г. МНОГОПРОГРАММНЫЙ РЕГУЛЯТОР ТЕМПЕРАТУРЫ, содержащий дат чики температуры и исполнительные элементы по числу ка 1алов, подключенные к соответствующим информационным входам и управл ющим выходам обегающего блока, подключенные к первому, и второму выходам блока адресации, и соединенные последовательно блок пам ти, коммутатор, первый блок буферной пам ти и сумма-г тор, выходом подключенный к второму входу блока пам ти, св занные с выходом блока пам ти, и соединенные последовательно селектор уровн  и блок управлени , первым выходом соединенный с вторым входом коммутатора , вторым - с третьим входом коммутатора , а третьим выходом - с первым управл ющим входом обегающего . блока, вторым управл ющим входом соединенного через блок сравнени  с первым выходом блока программировани  и таймером, причем второй выход блока программировани  св зан с вторым входом сумматора, третий - с вторым входом- селектора уровн , четвертый - с вторым входом блока управлени , третьим входом подключенного к адресному выходу обегающего блока, блок адресации первым и вторьа4 выходами соединен с тактовым входом обегающего блока, третьим выходом соединен с третьим входом блока пам ти четвертым выходом - с вторю4 входом первого блока буферной пам ти и стробирукнцим входом обегаюцего блока, отличающийс  тем, что, с целью расширени  области применени  регул тора, он содержит подключеннь первьм входом к перво (Л му и второму выходам блока адресации второй блок буферной пам ти, выходом подключенный к входу блока программировани , вторым входом подключенный к п тому выходу блока адресации, а третьим - к выходу блока сравнени . 2. Регул тор по п. 1, о т л ича ющи и.с   -тем, что блок адре00 сации содержит последовательно соеди ненные генератор, первый и второй ;о ел счетчики, триггер, третий счетчик, делитель, элемент И и элемент задержки , а также подключенный к второму выходу первого счетчика дешифратор, выходом соединенный с вторым входом элемента И, и одновибратор, подключенный к выходу триггера и третьему входу элемента И, причем второй выход третьего счетчика  вл етс  первым .второй выход второго счетчика - вторым , выход элемента задержки - третьик выход дешифратора-четвертым, а выход одновибратора - п тым выходами блока адресации.

Description

3.Регул тор no п. t, о т л ич а ю щ и и с   тем, что блок програымирозааи  содержит подключенныек первому входу программного запоминающего элемента первый переключакпда элемент, к второму входу - через второй элемент И второй переключакщнй элемент, причем второй вход второго элемента И, соединениьй с третьим .входом программного эапоминакщего элемента,  вл етс  входом блока програ1фшровани , а выходы программного .эапоминакщего элемента - выходами блока программировани .

4.Регул тор по п. 1, отличающийс  тем, что блок Сравнени  содержит включенные последовательно третий элемент И, первый элемент НЕ, четвертый элемент И, элемент ИЛИ, выход которого  вл етс  первьм выходом блока сравнени ,

и п тый элемент И, а также подключенный к второму входу элемента ИЛИ шестой элемент И, к первому входу которого подключены выходами второй элемент НЕ и седьмой элемент И, к второму входу - третий элемент НЕ, а к третьему - выход третьего элемента И, седьмой и восьмой элементы И, первыми входами подключенные к первому входу блока сравнени , соединенному с первыми входами третьего элемента И, вторыми входами соединенные с вторым входом блока сравнени , причём выход шестого элемента И св зан с входом третьего элемента НЕ и вторым входом четвертого элемента И, третьим входом соединенного с выходом второго элемента НЕ, первый выход седьмого элемента И св зан с вторым входом п того элемента И, выход которого  вл етс  вторым выходом блока сравнени , а второй выход седьмого элемента И св зан с первьв4 входом шестого элемента И.

Изобретение относитс  к автоматическому регулированию технологических процессов и может быть использовано дл  программного регулировани  процессов термообработки из делий в группе технологических установок . Известно устройство дл  многоПрограммного регулировани  температуры , содержащее генератор, термодатчики и задатчики по числу канало термообработки, корректир отщй блок блок пересчета периода импульсов, обегающий блок и исполнительные органы , блок управлени  и усилитель f Однако это устройство имеет ограниченные возможности программировани  и низкую точность задани  программ, дл  формировани  которых используютс  индивидуальные блоки триггерных  чеек. Наиболее близким к изобретению по технической сущности  вл етс  мн гоканальный регул тор температуры. содержащий последовательно соединен ные блок адресации, запоминан цее устройство, селектор, блок управлени , обегакхций блок, выходы которого подключены к исполнительньм органам и третьему входу блока управлени , ё входы - к первому и п тому выходу блока управлени , св занному также с вторым входом блока буферной пам ти, к выходам термодатчиков и второму выходу блока сравнени , коммутатор , входами соединенный с двум  выходами блока управлени  и с выходом запоминающего устройства, а выходом через последовательно соединенные блок буферной пам ти и сумматор - с первым входом запоминакш его устройства , блок программировани , св занный с первыми входами сумматора, селектора, блока управлени  и блока сравнени , и к второму входу обегающего блока, подключенного к таймеру . Блок адресации состоит из генератора , счетчика, элемента И. Блок программировани  содержит блок переключателей и перепрограммируемое запоминакмцее устройство С2 , В р де практических случаев требуетс  формирование сложных законов программного управлени , аппроксимируемых кусочно-линейной функцией. из К-участков. Однако известное устройство может реализовать програм му, состо щую только из трех линейных участков программы, что ограничивает область его применени . Целью изобретени   вл етс  расширение области применени  регул тора . Поставленна  цель достигаетс  тем, что многопрограммньш регул тор температуры, содержащий датчики температуры и исполнительные эле менты по числу каналов, подключенные к соответствующим информационны входам и управл ющим выходам обегаю щего блока, подключенные к первому и второму выходам блока адресации, и соединенные последовательно блок пам ти, коммутатор, первый бло.К буферной пам ти и сумматор, выходом подключенный к второму входу блока пам ти, св занные с выхрдом блока п м ти, и соединенные последовательно селектор уровн  и блок управлени , первым выходом соединенный с вторым входом коммутатора, вторым - с третьи входом коммутатора, а третьим выходом - с первым управл ющим входом обегающего блока, вторым управл ющим входом соединенного через блок сравнени  с первым выходом блока пр граммировани  и таймером, причем вт рой выход блока программировани  св зан с вторым входом сумматора, третий - с вторым входом селектора уровн , а четвертый - с вторым входом блока управлени , третьим входо подключенного к адресному выходу обегающего блока, блок адресации пе вым и вторым выходами соединен с тактовым входом обегающего блока, третьим выходом соединен с третьим входом блока пам ти, четвертым выходом - с вторым входом первого бло ка буферной пам ти и стробирующим входом обегающего блока, содержит подключенньй первым входом к первом и второму выходам блока адресации второй блок буферной пам ти, выходо подключенный к входу блока программировани , вторым входом подключенн к п тому выходу блока адресации, а третьим - к выходу блока сравнени . Блок адресации в нем содержит последовательно соединенные генератор , первый и второй счетчики, триггер, третий счетчик, делитель. лемент И и элемент задержки, а таке подключенный к второму выходу перого счетчика дешифратор, выходом оединенный с вторым входом элемента , и одновибратор, подключенный к ыходу триггера и третьему входу лемента И, причем второй выход ретьего счетчика  вл етс  первым, второй выход второго счетчика - вторым ,выход элемента задержки - третьим, ыход дешифратора - четвертым, а выод одновибратора - п тым выходами лока адресации. Блок программировани  в нем содержит подключенные к первому входу программного запоминающего элемента первый переключающий элемент, к второму входу - через второй элемент И второй переключающий элемент, причем второй вход второго элемента И, соединенный с третьим входом программного запоминающего элемента,  вл етс  входом блока программировани , а выходы программного запоминающего элемента - выходами блока программировани  . Блок сравнени  в нем содержит включенные последовательно третий элемент И, первый элемент НЕ, четвертый элемент И, элемент ИЛИ, выход которого  вл етс  первым выходом блока сравнени , и п тый элемент И, а . также подключенный к второму входу элемента ИЛИ шестой элемент И, к первому входу которого подключены выходами второй элемент НЕ и седьмой элемент И, к второму входу третий элемент НЕ, а к третьему - выход третьего элемента И, седьмой и восьмой элементы И, первыми входами подключенные к пе рвому входу блока сравнени , соединенному с первыми входами третьего элемента И, вторыми входами соединен} ые с вторым входом блока сравнени , причем выход шестого элемента И св зан с вторым входом третьего элемента НЕ и вторым входом четвертого элемента И, третьим входом соединенного с выходом второго элемента НЕ, первый выход седьмого элемента И св зан с вторым входом п того элемента И, выход которого  вл етс  вторым выходом блока сравнени  а второй выход седьмого элемента И св зан с первым входом шестого элемента И. На фиг. 1 представлена структурна  схема регул тора; на фиг. 2 структурна  схема блока адр(сагг.ин; на фиг. 3 - структурна  схема блока програмьшровани ; на фиг. 4 - структурна  схема блока сравнени ; на фиг. 5 - временные диаграммы. Устройство содержит блок 1 адреса ции, второй 2 блок буферной пам ти блок 3 пам ти, сумматор 4, коммута .тор 5, первый-6 блок буферной пам ти блок 7 программировани , селектор 8 Уровн , блок 9 сравнени , таймер 10 блок И управлени , обегаюций блок 12, датчики 13 температуры, исполни .тельные э|1ементы 14, генератор 15, первьА счетчик; 16, дешифратор 17, второй счетчик 18, одновибратор 19, триггер 20, третий счетчик 21, делитель 22, элемент И 23, элемент задержки 24, переключаицне элементы 25 и 26, второй элемент И 27, про граммньА эапоминапорсй элемент 28, третий элемент И 29, первый элемент НЕ 30, п тый элемент 31, седьмой 32 и восьмой 33 элементы И, четвертый элемент И 34, второй 35 и третий 36 элементы НЕ, шестой элемент И 37 элемент ШШ 38. Блоки и узлы регул тора выполн ют следующие функции. Блок 1 адресации (фиг. 2) формирует по временной диаграмме, представленной на фиг. 5; следующие сигналы на 1-5 выходах. 1) дресиыА сигнал А1 (выход 1) снимаемый с разр дных выходов счетчюса 21, имеицего емкость N, равную числу каналов регулировани  (этот сигнал служит дл  управлени  блоком 3, обегаквщм блоком 12 и блоком 7 программировани ); 2)адресный сигнал А2 (выход 2 cнимae в Iй со счетчика 18 с емкостью К, равной максимальному числу участков програ в 1ы термообработки каждого канала (этот сигнал служит дл  управлени  считыванием информации с блока 7); ЗТ сигнал разрешени  записи в блок 3, поступакмций с сумматора 4, (снимаетс  с выхода последовательной цепочки, содержащей генератор 15, счетчики 16 и 18, триггер 20, счетчик 21, элемент И 23 и одновибратор 24, и формирует через каждый период Т LК-2 М, один цикл перезаписи по Н каналам, где L и М - емкости счетчика 16 и делител  22); 4)импульс на сброс пам ти блока 2 в начальный момент опроса каждого канала (выход 4); 5)стробирующий импульс на выходе 5 дл  записи информации в блок 6 и записи логического уровн  управл ннцего сигнала от блока 11, поступаницего через блок 12 в фиксаторы ну-, левого пор дка исполнительных элементов 14. Сигнал стабильной частоты генератора 15 поступает на счетчик 16 с емкостью , разр дные выходы которого соединены с дешифратором 17. Когда в счетчике 16 записан код 2, дешифратор 17 В14цает импульс на выход 4, а при коде 2 - сигнал разрешени  на формирование импульса по выходу 3 (пропущенные состо ни  счетчика 16 служат дл  устранени  вли ни  переходных процессов, вызванных переключени ми элементов, и дл  обеспеченц  заданного алгоритма работы ) , Счетчик 18 соединен с последним разр дом счетчика 16 и с триггером 20, который формирует паузу, необходимую дл  обеспечени  считывани  информации с блока 7 и блока 3 и ее переработки после выбора номера участка программы. При окончании в данном канапе полного цикла опроса всех каналов одновибратор 19 осуществл ет сброс пам ти блока 2. С помощью делител  22 осущестпл етс  вырезка из сигнала длительностью Т импульса Т Т/М дл  форнировани  сигнала разрешени  записи. Блок 3 работает вкруговую в режиме построчной выборки по адресному сигналу, выдава  канальную информацию на выходные шины об уровне сигнала задани  и вместе с коммутатором 5, блоком 6 и сумматором 4 образует многоканальный формирователь индивидуальных линейно измен к цихс  во времени программ термообработки изделий. Причем темп нагрева определ етс  значением приращени , подаваемого на вход 1 сумматора 4 и периодом следовани  импульсов разрешени  записи информации, поступающей с выхода 3 блока 1 адресации. С приходом адресного сигнала на вход блока 3 канальна  информаци  считываетс , через коммуратор 5 подаетс  в блок 6 и заноситс  в него по сигналу с выхода 5 блока 1 адресации, далее суммируетс  сумматором 4. с заданным значением приращени  и, если при- сутствует сигнал разрешени  записи на 2 входе блока 3, заноситс  в него вместо прежней информации по всем опрашиваемым каналам один раз в такт работы Т. Информационный сигнал с выхода блока 3 подаетс  на вход селектора 8, пропускаю1це го на свой выход наименьший из входных сигналов, т.е. либо код сигнала от лока 3, либо код уровн  изотермы от блока 7. Обеган ций блок 12 периодически-последовательно по адресному сигналу, определ ющему номер канала, подключает выход 1 и вход 3 блока 11 управлени  соответственно к первому входу исполнительного элемента 14 и выходу датчика 13. В блоке It сигнал датчика 13 усиливаетс , преобразуетс - в код, сравниваетс  с сигналом задани , поступающим с селектора 8, определ етс  разность сигнала задани  и обратной св зи (сигнал ошибки), котора  далее сравниваетс  с заданными блоком 7 (вь1ход 3) значени ми гистерезисов регулировани и коррекции. По результатам сравнени на выходе 1 формируетс  двухпозиционное регулирующее воздействие. Если сигнал ошибки превышает гистерезис коррекции, по вл етс  сигнал на.выходе 2 блока 11, который коммутатором 5 подключает к блоку 6 буферной пам ти вместо сигнал от блока 3 сигнал обратной св зи (сигнал датчика 13) от блока 11 (выход 3) . При срабатывании корректирующего контура в блок 3 заноситс  код сигнала датчика вместо си нала задани . Така  коррекци  восста навливает программу термообработки при сбо х, возникающих в результате действи  производственных помех. Блок 7 программировани  (фиг. 3) выдает занесенную в него информацию 1 - о температуре нагре на выходе ва ипи охлаждени  Q, выходе об уровне ограничени  температуры Q выходе 3 - о значени х гистерезис регулировани дрд и коррекции, на вы ходе А т о временных координатах, i-ro участка программы (Т , Р +1). Блок 7 состоит из декадного переклю чающего элемента 25 дл  установки номера программируемого канала и но мера участка канальной программы; декадного переключающего элемента 2 1 18 дл  задани  значений записываемых параметров (темпа нагрева, уровн  ограничени  температуры, гистерезисы регулировани  и коррекции, временные координаты tT,- , Т -f 1 начала и конца i-ro участка); элемента 27 и элемента 28, в качестве которого целесообразно использовать интегральные посто нные энергонезависимые ЗУ с электрическим перепрограммированием, например К558РР1 и т.п. Запись информации осуществл етс  следующим образом. Элементом 25 устанавливаетс  номер программируемого канала, затем номер участка (начина  с первого), элементом 26 устанавливаютс  значени  режимных параметров, и вручную кратковременно нажимаетс  кнопка подачи сигнала разрешени  записи на элемент 27.Заданна  элементом 26 информаци  в момент совпадени  кода адресов элемента 25 и кода адресных сигналов А1 и Л2 записываетс  в соответствующую  чейку элемента 28. При отсутствии сигнала разрешени  записи элемент 28,управл  сь адресными сигналами, выдает по каждому из адресов А1 А2 полную информацию о параметрах участках программы без,записи новой информации . Количество участков канальных программ ограничено емкостью пам ти элемента 28 по адресу А2 и может легко наращиватьс  от 2-х до 64-х и более до значени  2. В качестве элементов 25 и 26 удобно использовать комплекты декадных (дес тичных) переключателей с шифратором. При использовании однокоординатных элементов 28 адресные шины раздел ютс  по усмотрению разработчика на две группы адресов А1 и А2 в соответствии с требуемым числом каналов и участков. Блок 9 сравнени  по .значени м временных координат i-ro интервала (участка программы), снимаемых с выхода 4 блока 7 (f, - начало , - конец участка) , определ ет попадает ли текущее врем  таймера в этот интервал. Последовательный опрос участков в каждом канале с 1-го по К-й осуществл етс  до момента попадани  текущего времени в i-й интервал, когда сигнал выхода 1 блока 9, зафиксирует блоком 2 адресный сигнал А2 на входе блока 7 до моНента смены адресного сигнала А1. Блок 7 программировани , таким образом, выдает на блоки регул тора информацию о режимных параметрах рабочего участка программы от момен та фиксации данного участка до момента смены адреса А1, причем минимальное врем  .фиксации информации (дл  К-го участка) составл ет и/2(1+К) и достаточно дл  формировани  управл ющего воздействи . При Т f + 1 на втором выходе блока 9 по вл етс  сигнал окончани  цикла термообработки в рассматриваемом ка нале, отключаюощй через обегающий блок 12 clJOTBeTCTByiomMA исполнитель ный элемент 14 от цепей управлени . Структура блока 9 реализует логи ческие услови  поиска нужного участ ка програм1«ы, характеризуемые попаданием текущего времени в интервал ( f,- , Т +1), и св занные с цикличностью времени таймера f : 1)если Т и наход тс  в пределах одного интервала времени 0-24 ч (т.е. в пределах одних суток ), то f fr fi + U 2)если С,- и наход тс  на разных (соседних) интервалах времени т.е. через временную отметку 24/0, то возможны варианты, когда г,- +1. Если текущее врем  находитс  вне искомого интервала, то при ti и t + наход щихс  по разные стороны отметки 24/О,соблюдаетс  условиеС Т 7С)+1 f. : а во всех других случа х уС Т +1. Элементы 29, 32 и 33 осуществл ют операцию сравнени  соответст Т,- 1; венно f +1,1 и на основании результато сравнени  осуществл ют с помощью типовых логических элементов 30, 31, 34-38 указанные логические услови  . поиска нужного участка программьи Работает регул тор следующим образом. Перед пуском любого из объектов или группы объектов регулировани  в работу в блок 7 программировани  заноситс  график изменени  регулируемого параметра, аппроксимированнь1й ломаной линией из числа участков от О до К, при зтом на каждом участке задаютс  Т, } ti , темп изме- . нени  параметра (в - производна  по температуре издели ), уровень ограничени  параметра бд,,- на i-м участке, гистерезисы регулировани  и коррекции (при двухпозиционном управлении ) . Затем подаетс  разрешающий сигнал (вручную) на соответствующий исполнительньй злемент 14 (включением реле типа РПС). с этого момента по адресу А1 данного канала в блок 3 автоматически заноситс  значение начальной температуры объекта и начи- . наетс  формирование программы в соответствии с занесенной в блок 7 информацией. При зтом идет обычный процесс двухпозиционного регулировани  температуры. При достижении параметром уровней ограничени  селектор 8 и контур коррекции программы ограничивают сигнал задани  на требуемом уровне. Окончание программы фиксируетс  блоком 9 сравнени . Если в процессе регулировани  под действием помех происход т сбои программы. в работу вступает корректирующий контур, восстанавливающий в блоке 3 программное значение сигнала задани  по сигналу обратной св зи, переключение коммутатором 5 на информационный вход блока 3 информации.о температуре объекта. Таким образом, изобретение представл ет собой цифровой многоканальный многопрограммный регул тор температуры , который позвол ет формировать в каналах индивидуальные программы , состо щие из большого количества линейных участков, и существенно расшир ет область его применени  за счет обеспечени  возможности формировани  практически любых законов изменени  программы термообработ ки изделий во времени.

Claims (4)

1. МНОГОПРОГРАММНЫЙ РЕГУЛЯТОР ТЕМПЕРАТУРЫ, содержащий датчики температуры и исполнительные элементы по числу каналов, подключенные к соответствующим информационным входам и управляющим выходам обегающего блока, подключенные к первому, и второму выходам блока адресации, и соединенные последовательно блок памяти, коммутатор, первый блок буферной памяти и суммау тор, выходом подключенный к второму входу блока памяти, связанные с выходом блока памяти, и соединенные последовательно селектор уровня и блок управления, первым выходом соединенный с вторым входом коммутатора, вторым - с третьим входом коммутатора, а третьим выходом - с первым управляющим входом обегающего . блока, вторым управляющим входом соединенного через блок сравнения с первым выходом блока программирования и таймером, причем второй выход блока программирования связан с вто рым входом сумматора, третий - с вторым входом-•селектора уровня, четвертый - с вторым входом блока управления, третьим входом подключенного к адресному выходу обегающего блока, блок адресации первым и вторьм выходами соединен с тактовым входом обегающего блока, третьим выходом соединён с третьим входом блока памяти, четвертым выходом - с вторьм входом первого блока буферной памяти и стробирующим входом обегающего блока, отличающийся тем, что, с целью расширения области применения регулятора, он содержит q подключенньй первым входом к первому и второму выходам блока адресации второй блок буферной памяти, выходом подключенный к входу блока программирования, вторым входом подключенный к пятому выходу блока адресации, а третьим - к выходу блока сравнения.

2. Регулятор по п. 1, о т л йч а ющи й.с я -тем, что блок адресации содержит последовательно соединенные генератор, первый и второй счетчики, триггер, третий счетчик, делитель, элемент И и элемент задержки, а также подключенный к второму выходу первого счетчика дешифратор, выходом соединенный с вторым входом элемента И, и одновибратор, подключенный к выходу триггера и третьему входу элемента И, причем второй выход третьего счетчика является первым* второй выход второго счетчика - вторым, выход элемента задержки - третьи^ выход дешифратора—четвертым, а выход одновибратора - пятым выходами блока адресации.

SU ,..,1087951

3. Регулятор по η. 1, о т л ич а ю щ и й с я тем, что блок программирования содержит подключенные к первому входу программного запоминающего элемента первый переключающий элемент, к второму входу - через второй элемент И второй переключающий элемент, причем второй вход второго элемента И, соединенный с третьим .входом программного запоминающего элемента, является входом блока программирования, а выходы программного запоминающего элемента - выходами блока программирования.

4. Регулятор по п. 1, отличающийся тем, что блок Сравнения содержит включенные последовательно третий элемент И, первый элемент НЕ, четвертый элемент И, элемент ИЛИ, выход которого является первьв4 выходом блока сравнения, и пятый элемент И, а также подклю1087951 ,ченный к второму входу элемента ИЛИ |шестой элемент И, к первому входу которого подключены выходами второй элемент НЕ и седьмой элемент И, к второму входу - третий элемент НЕ, а к третьему - выход третьего элемента И, седьмой и восьмой элементы И, первыми входами подключенные к первому входу блока сравнения, соединенному с первыми входами третьего элемента И, вторыми входами соединенные с вторым входом блока сравнения, причём выход шестого элемента И связан с входом третьего элемента НЕ и вторым входом четвертого элемента И, третьим входом соединенного с выходом второго элемента НЕ, первый выход седьмого элемента И связан с вторым входом пятого элемента И, выход которого является вторым выходом блока сравнения, а второй выход седьмого элемента И связан с первьм вхо— дом шестого элемента И.

♦