SU1084940A1 - Формирователь повтор ющихс частотно-модулированных сигналов - Google Patents

Abstract

ФОРШРОВАТЕЛЬ ПОВТОРЯЩИХСЯ ЧАСТОТНО-МОДУЛИРОВАННЫХ СИГНАЛОВ, содержащий последовательно соединенные первый сумматор, цифроаналоговый преобразователь, фильтр, блок автоподстройки частоты, аналого-цифровой преобразователь, второй сумматор и блок пам ти, адресные входы которого соединены с соответствующими выходами блока адресации, а также блок управлени , первый и второй выходы которого соединены с соответствующими входами синхронизации блока автоподстройки частоты и соответственно с установочным входом и входом тактирующих импульсов блока адресации , о тличающийс  тем, что, с целью уменьшени  отклонений от заданного закона модул ции, в него введены последовательно соединенные блок вычислени  разностей, входы которого соединены с соответствующими выходами блока пам ти, и цифровой интерпол тор, выход котороС 9 го соединен с первым входом первого сумматора, при этом установочный и (Л тактирующий входы цифрового интерпол тора соединены соответственно с вторым и третьим выходами блока управлени , а вторые входы первого и второго сумматоров соединены с первым выходом блока пам ти. о 00 4 СО 4;;

Description

Изобретение относитс  к радиотехнике и может использоватьс  дл  формировани  повтор ющихс  частотномодулированных сигналов в радиолокации , технике св зи, измерительной технике в системах автоматической подстройки.

Известен формирователь повтор ющихс  частотно-модулированных сигналов С автоматической компенсацией регул рных искажений, определ емых нелинейностью характеристик управл емого генератора и модул тора Г1

Однако этот формирователь повтор ющихс  частотно-модулированных сигналов не обеспечивает достаточной точности передачи заданного закона модул ции и надежности.

Наиболее близким к предлагаемому Явл етс  формирователь повтор ющихс  частотно-модулированных сигналов, содержащий последовательно соединенные первый сумматор, цифроаналоговый преобразователь, фильтр, блок автоподстройки частоты, аналого-цифровой преобразователь, второй сумматор и блок пам ти, адресные входы которого соединены с соответствующими выходами блока адресации, блок управлени , первый и второй выходы которого соединены с соответствующими входами синхронизации блока автоподстройки частоты и соответственно с установочным входом и входом тактирующих импульсов блока адресации, а также регистр , блоки коррекции и сглаживающий фильтр.

в известном формирователе повтор ющихс  частотно-модулированных сигналов на выходе цифроаналогового преобразовател  формируетс  ступенчатое напр жение, компенсирующее регул рные, т.е. повтор ющиес  от периода к периоду, искажени . Точность аппроксимации регул рных искажений .при этом зависит как от числа разр дов цифроаналогового преобразовател , так и от длительности ступенек на его выходе .2 J.

Недостатком известного формировател  повтор ющихс  частотно-модулированных сигналов  вл ютс  относительно большие отклонени  выходного сигнала от заданного закона модул ции , т.е. относительно невысока  точность формировани  сигналов из-за ограничений на минимальную длительность ступенек напр жени  на выходе

цифро-аналогового преобразовател , возникающих из-за значительного времени, затрачиваемого на считывание и запись информации в блок пам ти . В результате точность аппроксимации реальной регул рной помехи напр жением,.формируемым на выходе цифроаналогового преобразовател , оказываетс  невысокой, а ошибки аппроксимации , поступающие на вход

управлени  блока автоподстройки частоты - большими. Использование на выходе цифроаналогового преобразовател  фильтра с большой посто нной

времени с целью сглаживани  ступенчатого напр жени , а значит и уменьшени  ошибок аппроксимации приводит к нарушению устойчивой работы устройства . Этот недостаток становитс  еще

более существенным, если измерение ошибок в блоке автоподстройки частоты осуществл етс  дискретно и в период дискретизации значительно превьш1ает врем , требуемое дл  считывани  и

записи информации в блок пам ти. Цель изобретени  - уменьшение отклонений от заданного закона модул ции .

Эта -цель достигаетс  тем, что в формирователь повтор ющихс  частотно-модулированных сигналов, содержащий последовательно соединенные первый сумматор, цифроаналоговый преобразователь, фильтр, блок автоподстройки частоты, аналого-цифровой преобразователь, второй сумматор и блок пам ти, адресные входы которого соединены с соответствующими выходами блока адресации, а также блок управлени ,, первый и второй выходы которого соединены с соответствующими входами синхронизации блока автоподстройки частоты и соответственно с установочньм входом и входом тактирующих импульсов блока адресации, введены последовательно соединенные блок вычислени  разностей, входы которого соединены с соответствующими выходами блока пам ти, и цифровой интерпол тор, выход которого соединен с первым входом первого сумматора, при этом установочный и тактирующий входы цифрового интерпол тора соединены соответственно с вторым и третьим выходами блока управлени , а вторые входы первого и второго сумматоров соединены с первы вьЬсодом блока пам ти. На фиг. 1 представлена cTpyKTyiJfiaH электрическа  схема предлагаемого формировател ; на фиг.2 - пример выполнени  цифрового интерпол тора; вход щего в него. Формирователь повтор ющихс  частотно-модулированных сигналов содержит первый сумматор 1, дифроаналоговый преобразователь (ЦАП) 2, фильтр блок 4 автоподстройкй частоты, аналого-цифровой преобразователь (АЦП) 5, второй сумматор 6, блок 7 пам ти, блок 8 управлени , блок 9 адресации, блок 10 вычислени  разностей , цифровой интерпол тор 11. Формирователь работает следующим образом. Сигнал ошибки из блока 4 автоподстройки частоты после преобразовани  к цифровому виду используетс  дл  формировани  компенсирующего напр же ни , подаваемого на управл ющий вход блока 4 автоподстройки- частоты. Во зможность применени  такого компенси рующего напр жени  основываетс  на повтор емости ошибок в блоке 4 авто подстройки частоты от одного период к другому. При рассмотрении процесса формировани  компенсирующего напр жени  e(t) будем считать, что на вход АЦП 5 поступает дискретный сигнал ощибки e(t) с периодом дискретизаци Тд. Через такое же врем  осуществл ютс  считывание и запись информац в блоке 7 пам ти. Пор док считывани и записи определ етс  командами, поступающими с блока 9 адресации, тактируемого импульсами с второго выхода блока 8 управлени , следующи ми с периодом Тд. По сигналу с второго выхода блока 8 управлени  в блоке 9 адресации осуществл етс  установка начальных условий. Дл  работы цифрового интерпол тора 11. нар ду с импульсами, поступающими с второго выхода блока 8 управлени  используютс  тактовые импульсы повы шенной частоты следовани , период .которых 1Гд Тд/2, где с{, - целое число. Эти импульсы подаютс  на циф ровой интерпол тор 11 с третьего вы хода блока 8 управлени . Код ё. . (q,) , используемый дл  ком пенсации регул рной помехи, формируетс  на выходе первого сумматора 1 в соответствии с интерпол ционной формулой Шту-4t , (Ч-Я-Ч -) , п 1 n.i q, 1,. . ., (Тд/t) - целые числа,формируемые по импульсам , поступающим с третьего выхода блока 8 управлени . -конечные разносn .i-n n,i ти первого пор дка } г,, 1,,-конечные разности второго пор дка; n,,.i конечные разности П-го пор дка. КодыД -, 42,, з,.. . Ип,1 формируютс  в блокеIO вычислени  разностей по значени м ё. ..е, s% ,-4п извлекаемым из блока 7 пам ти. Цифровой интерпол тор 11 (фиг.2) выполн етс  в виде вычислительного устройства, содержащего сумматоры, умножители и делители кодов, В то же врем  при линейной или квадратичной интерпол ции он реализуетс  существенно проще. Цифровой интерпол тор содер ::ит сумматор 12, первый, второй и третий накопители 13 - 15. Код - формируетс  на выкоде первого накопител  iS, а на выходе третьего накопител  15 формируетс  код 0,5i(cj,-1) d2|i . Тактирование накопителей 13 - 15 осуществл етс  импульсами, следующими с периодом ид повторени , а импульсы с второго выхода блока 8 управлени  обеспечивают установку их начальных условий. Предлагаемый формирователь позвол ет существенно повысить точность аппроксимации регул рной помехи и применить дл  сглаживани  фильтр с меньшей посто нной в емени, что делает более устойчивой работу блока автоподстройки частоты и в конечном счете приводит к значительному уменьшению отклонений от заданного закона модул ции.

f( ncpSony

eyHffa/nfffly

i -ewLL.

M

15

0m S/IOM

}

ynpolf efft/л

r

Л7,1

//

Off)

/003ffOC/3 fU

JLJ

г,г

74

фаг. 2

Claims (1)

1. ФОРМИРОВАТЕЛЬ ПОВТОРЯЮЩИХСЯ ЧАСТОТНО-МОДУЛИРОВАННЫХ СИГНАЛОВ, содержащий последовательно соединенные первый сумматор, цифроаналоговый преобразователь, фильтр, блок автоподстройки частоты, ан’алого-цифровой преобразователь, второй сумматор и блок памяти, адресные входы которого соединены с соответствующи- ми выходами блока адресации, а также блок управления, первый и второй выходы которого соединены с соответствующими входами синхронизации блока автоподстройки частоты и соответственно с установочным входом и входом тактирующих импульсов блока адресации, о Сличающийся тем, что, с целью уменьшения отклонений от заданного закона модуляции, в него введены последовательно соединенные блок вычисления разностей, входы которого соединены с соответствующими выходами блока памяти, и цифровой интерполятор, выход которо- _ го соединен с первым входом первого $3 сумматора, при этом установочный и тактирующий входы цифрового интерполятора соединены соответственно с вторым и третьим выходами блока управления, а вторые входы первого и второго сумматоров соединены с [первым выходом блока памяти.

   ВгиоЗ -->

   SU η 1084940 >