SU1083335A1 - Устройство дл сравнени частот - Google Patents
Устройство дл сравнени частот Download PDFInfo
- Publication number
- SU1083335A1 SU1083335A1 SU823412359A SU3412359A SU1083335A1 SU 1083335 A1 SU1083335 A1 SU 1083335A1 SU 823412359 A SU823412359 A SU 823412359A SU 3412359 A SU3412359 A SU 3412359A SU 1083335 A1 SU1083335 A1 SU 1083335A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- trigger
- inputs
- decoder
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
УСТРОЙСТВО дл СРАВНЕНИЯ ЧАСТОТ, содержащее три триггера, счетные входы первых двух из которых подключены к входным шинам, дешифратор , три входа которого соединены с выходами соответственно первого, второго и третьего триггеров, выход третьего триггера подключен к первой выходной шине и два элемента И, отличающеес тем, что, с целью расширени функциональных возможностей при одновременном повьшении надежности, в него введен четвертый триггер, выход которого подключен к второй выходной шине, R -вход соединен с первьми входами- элементов И и первым выходом дешифратора, второй выход которого.соединен с вторыми входами элементов И,, третий выход - с третьим входом первого элемента(И, R-входом третьего триггера и. S-входом четвертого триггера, четвертый выход - с третьим входом второго элемента И и 5 входом третьего триггера , причем выходы первого и второ (Л го элементов И соединены соответственно с R-входами второго и первого триггеров.
Description
00
со
00
со ел
дУиг:7 Изобретение относитс к импульсно технике и может быть использовано в ситемах автоматического управлени , например, скоростью двигател . Известен частотно-фазовый .компаратор , содержащий два триггера, два элемента И и четьфе элемента ИЛИНЕ tl. Недостатки устройства -низка надежность, обусловленна формирова нием ложных коротких импульсов на выходах при смене состо ний, и необходимость соблюдени равенства длительностей входных импульсов, поступающих по двум шинам. Наиболее близким по технической сущности к изобретению вл етс дискриминатор импульсов, содержащий три триггера, счетные входы двух из KoTopbtx подключены к входным шинам, а счетный вход третьего триггера соединен с выходом элемента И-НЕ, два элемента И-НЕ, первьй вход кажд го из которых подключен к выходу третьего триггера, два интегрирую щих RC. -элемента, резистор и .дешифратор , первый вход которого соединен с выходом первого триггера и вт рым входом первого элемента И-НЕ, в ход которого соединен через первый интегрирующий RC-элемент с вторым ВХОДОМ первого триггера и первым вькодом дешифратора, второй вход ко торого соединен с одним из выходов третьего триггера, третий вход соединен с выходом второго триггера и вторым входом второго элемента И-НЕ ВЫХОД которого соединен через второ интегрирующий RC -элемент с вторым входом второго триггера и вторым выходом дешифратора, третий и четвертый выходы которого соединены с входом элемента НЕ 2. Недостатками известного дискрими натора вл ютс невысока надежность j обусловленна большим количе ством элементов, и ограниченные фун циональные возможности. Цель изобретени - повьшение над ности и расширение функциональных возможностей за счет формировани дополнительного дискретного сигнала сравнени частот. Поставленна цель достигаетс тем, что в устройство дл сравнени частот, содержащее три триггера, счетные входы первых двух из которых подключены к входным шинам дешифратор , три вход которого соедине ны с выходами соответственно перво- 1 го, второго и третьего триггеров, и два элемента И, при этом выход третьего триггера подключен к первой выходной шине, введен четвертьй триггер, выход которого подключен к второй выходной шине, R -вход соединен с первыми входами элементов И и первым выходом дешифратора, второй выход которого соединен с вторыми входами элементов П, третий выход - с третьим входом первого элемента И, R-входом третьего триггера и 5 -входом четвертого триггера , четвертый выход - с третьим входом второго элемента И и 3 -входом третьего триггера, причем выходы первого и второго элементов И срединены соответственно с R -входами второго и первого триггеров. На фиг. 1 приведена функциональна схема устройства; на фиг. 2 временные диаграммы его работы. Устройство содержит первый, второй , третий и четвертый триггеры 14 , первьй и второй элементы И 5 и 6, дешифратор 7, первую и второую входные шины 8 и 9, первую и вторую выходные шины 10 и 11. Выходы триггеров 1-3 подключены к входам дешифратора 7, первый и второй выходы которого соединены соответственно с первым и вторым входами элементов И 5 и 6. Третий выход дешифратора 7 соединен с третьим вхо; ом элемента И 5, R -входами триггера 3 и 5 -входом триггера 4. Четвертый выход дешифратора 7 соединен с третьим входом элемента И- 6 и входом триггера 3. Выходы элементов И 5 и 6 подключены соответственно к R -входам триггеров 2 и 1. Счетньй вход триггера 1 подключен к входной шине 8, а счетньй вход триггера 2 к входной шине 9. Выходы триг геров 3 и 4 подключены соответственно к выходным шинам 10 и 11. На -входы триггеров 1 и 2 подаетс логическа 1, а на их К-входы - логический О. Работа дешифратора в зависимости от потенциалов напр жени , поступающих на его входы, по сн етс таблицей . Здесь индексами X обозначены входы дешифратора, а индексами Y - его выходы. Устройство дл сравнени частот работает следующим образом.
Предположим, что в начальном соето йии триггеры 1-4 наход тс в слеующем состо нии: Q;, Q Qi О, Qx t и Q. 0. При этом на входы дешифратора 7с выходов тригге- s ров 1-3 подаютс напр жени . Х О, У-2. О и 3 Согласно таблице на выходах Х|- гу. потенциалы равны 1, на выходах элементов И 5 и 6 потенциалы также равны 1. 10
С приходом первого импульса f (фиг. 2с() триггер 1, учитыва начальное состо ние по его входам R 1, I 1, К. 0, опрокидываетс в состо ние Q 1 (фиг, 26). На :J5 входах дешифратора 7 при этом Х2 О и Xj 1. Согласно таблице на выходеY формируетс потенциал, равный О (фиг. 2с«), на выходах элементов И 5 и 6 напр жение также ста-.20 новитс равным О, (фиг. 2н им), триггеры 1 и 2 опрокидьшаютс в состо ни Q. О ( фиг.. 2&) и Q О (фиг. 2), После этого X.J О, О, Хз 0 выход Y2 дешифратора 7 закры-25 ваетс , потенциал на вькодах дешифратора 7 Y Y УЗ УЗ 1 на вькодах элементов-К 5 и 6 потенциалы станов тс также равными .1. Потенциал на выходе триггера 4 остаетс преж- зо ним Q О (фиг. 2е) .
Второй импульс 0 переключает триггер -1 в состо ние 0f 1. По ходам дешифратора: 7 Х 1, Х О
и Хз О- Согласно таблице по выхо- , ДУ 4/ формируетс потенциал, равный и (фиг. 2.О, на выходе элемента И 6 потенциал становитс также равным 0. Триггеры 1 и 3 опрокидываютс в состо ни Q О, (фиг. 2 ), 40 Qe 1 ( фиг. 2 ). По входам дешифратора 7 Х О, Х2 1 и.Х2. 0. Согласно таблице на выходах дёшифратора 7 У У4 1.
Состо ние триггера 4. не измен - 45 етс .
Как следует из анализа переходных . процессов, с приходом второго импульса 0 возникает состо ние Х 1, Х2 О, Х О, при котором открывает-JQ с выход YA дешифратора 7 и переключаетс элемент И -6 в состо ние О
.г . (фиг. 2лО . После окончани переходных процессов в элементе И 6 и триг-f герах 1 и 3 на вход дешифратора 7 , подаютс напр жени , соответствукицие состо нию Х-| О, Х2 1 и Xj 0. Согласно таблице после окончани переходных процессов в дешифраторе 7 на его выходах V - устанавливаютс напр жени , соответствукнцие состо нию 1. При этом на вход R. триггера 1 управл ющий потенциал, равный О, приходит с запаздьшгнием относительно потенциала Y4 0, подаваемого на вход триггера 3, на врем f, , равное времени переходного процесса элемента И 6. В этот промежуток времени на входах дешифратора 7 потенциалысоответствуют Х 1, Х2 1 и Х 0.
Согласно таблице после окончани переходных процессов в дешифраторе на его выходах Y,-.Y4 устанавливаютс напр жени , соответствующие, состо нию 1, т.е. при неодновременном срабатывании триггеров 1 и 3 на выходах дешифратора не возникает напр жений, вызывающих по вление, ложных состо ний на выходах устройства . Дл правильного функционировани устройства необходимо, чтобы сото ние О на выходе Yj. дешифратора 7 сохранилось после окончани переходного процесса в триггер 3 на врем , на меньшее времени переходного процесса в элементе И 6. Длительность этого :промежутка1 определ етс временем переходного процесса в дешифраторе 7f . Из этого вытекает, что при конструировании устройства следует соблюдать следующее соотношение : f -1 .
Третий импульс f (фиг.2 ) перекидьгоает триггер 1 в состо ние
1 1Импульс .j (фиг. 2 ) переключает триггер 2 в состо ние &2 По входам дешифратора 7 при этом Х-, U Х2 1 и Хз 1- На выходе V
формируетс потенциал, равный О (фиг. 2з) на выходах элементов И 5 и 6 - также потенциал, равный 0. Пр этом триггеры 1 и 2 переключаютс в противоположное состо ние, в результате чего Q О, QO 1, Q О и Qi|. О. При этом потенциал на шине 10 (фиг. 2 ), равный потенциалу Q , соответствует 1, потенциал на шине 11 (фиг. 2), равный потенциалу Q., соответствует 1.
Последующий импульс возвращает триггер 1 в состо ние Q- 1 Когда между соседними импульсами 0 приход т два импульса частоTO с приходом первого импульса v триггера 2 переключаетс в состо ние Qj 1 при этом по входам дешифратора 7 Х 1 1, на выходе Y-, формируетс потенциал, равный О, который подтверждает состо ние Q., О и опрокидывает триггеры 1 и 2 в состо ни Q О и Q 0. С приходом подр д второго импульса :f триггер 2 опро кидьюаетс в состо ние Q 1 при этом по входам дешифратора Х О, Xg 1, Х 1, на выходе Yj (фиг.2 дешифратора формируетс потенциал, равный О, Триггеры 2-4 опрокидываютс с состо ни Q2 0, Q,, О и Q4 1. Таким образом, с приходом подр д второго Импульса -fj, , что соответствует дл данного интервала времени положению f,.7fo измен етс потенциал на шине 10 устройства на проти воположньтй Q О ( фиг. 2г) и на шине 11 Qj О .(фиг. 250. При последующем чередовании импульсовfjj и триггеры 1 и 2 остаютс в состо нии Q- 0, р2 « 0 а триггер 3 от импульсов переходит в состо ние Q j 1, от импульсов ,и - в состо ние Qj 0 Если между двум импульсами повторно придут два импульса частоЙ ) , то второй импульс переключит триггер 2 в состо ние Qz 1 5 При последующем чередовании импульсов if, и j триггеры 1 и 3 остаютс в прежнем состо нии, триггер 2 от импульса о переходит в состо ние Q2 О импульса в состо ние Q 1. Если затем частота импульсов f; понизитс и между двум импульсами Q придут два импульса частоты то второй импульс Q переключит триггер 3 в состо ние Q 1. При последующем чередовании импульсов f , и , триггеры 1, 2 и 4 остаютс в прежнем состо нии, причем по выходу Yj на вход триггера 4 регул рно поступают импульсы, подтверждающиесосто ние Q 1, а триггер 3 от импульсов Q переходит в состо ние Q 1, от импульсов f - в состо ние Q 0. Технико-экономический эффект от применени предлагаемого устройства заключаетс в расширении функциональных возможностей за счет введени дополнительного триггера 4 с функци ми компаратора частоты, повышением надежности и упрощении дискриминаторной части устройства путем устранени цепи второй обратной св зи по R-входам вспомогательных триггеров 1 и 2 и исключении дискретных элементов.
fpui. 2
Claims (1)
- УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ЧАСТОТ, содержащее три триггера, счетные входы первых двух из которых подключены к входным шинам, дешифратор, три входа которого соединены с выходами соответственно первого, второго и третьего триггеров, выход третьего триггера подключен к первой выходной шине и два элемента И, отличающееся тем, что, с целью расширения функциональных возможностей при одновременном повышении надежности, в него введен четвертый триггер, выход которого подключен к второй выходной шине, R -вход соединен с первыми входами· элементов И и первым выходом дешифратора, второй выход которого.соединен с вторыми входами элементов И,, третий выход - с третьим входом первого элемента(И, R-входом третьего триггера и. S-входом четвертого триггера, четвертый выход - с третьим входом второго элемента И и S-входом третьего триггера, причем выходы первого и второго элементов И соединены соответственно с R-входами второго и первого триггеров.SU „„ 1083335
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823412359A SU1083335A1 (ru) | 1982-03-24 | 1982-03-24 | Устройство дл сравнени частот |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823412359A SU1083335A1 (ru) | 1982-03-24 | 1982-03-24 | Устройство дл сравнени частот |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1083335A1 true SU1083335A1 (ru) | 1984-03-30 |
Family
ID=21002861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823412359A SU1083335A1 (ru) | 1982-03-24 | 1982-03-24 | Устройство дл сравнени частот |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1083335A1 (ru) |
-
1982
- 1982-03-24 SU SU823412359A patent/SU1083335A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Патент. US № 4277754, кл. Н 03 D 13/00, 1981. 2. Авторское свидетельство СССР № 924847, кл. Н 03 К 5/19, 1980 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3504200A (en) | Synchronizing circuit | |
SU1083335A1 (ru) | Устройство дл сравнени частот | |
CA1131717A (en) | Digital operate/release timer | |
SU1177879A1 (ru) | Частотно-фазовый компаратор | |
SU1358063A1 (ru) | Цифровой фазочастотный компаратор | |
SU1128367A2 (ru) | Импульсно-временной дискриминатор | |
SU841099A1 (ru) | Устройство дл синхронизации импульсов | |
SU1203685A1 (ru) | Частотно-фазовый детектор | |
SU733096A1 (ru) | Селектор импульсов по длительности | |
RU2058667C1 (ru) | Самокорректирующийся делитель частоты | |
SU1338063A2 (ru) | Делитель частоты следовани импульсов | |
SU1420653A1 (ru) | Устройство дл синхронизации импульсов | |
SU1531213A1 (ru) | Кольцевой счетчик | |
SU1182625A1 (ru) | Частотно-фазовый дискриминатор | |
SU1520654A1 (ru) | Устройство дл контрол последовательности импульсов | |
SU1181128A1 (ru) | Устройство дл получени разностной частоты импульсов | |
RU2028723C1 (ru) | Устройство для формирования импульсов разностной частоты | |
SU1661979A1 (ru) | Устройство дл выделени первого и последнего импульсов в пачке | |
SU1636983A1 (ru) | Умножитель частоты следовани импульсов | |
SU1183971A1 (ru) | Устройство для мажоритарного выбора асинхронных сигналов | |
SU1213540A1 (ru) | Делитель частоты с нечетным коэффициентом делени | |
SU921096A1 (ru) | Стробируемый делитель частоты | |
JP2682889B2 (ja) | 可変分周器 | |
SU1706007A1 (ru) | Временной дискриминатор | |
SU1238220A1 (ru) | Устройство дл получени разностной частоты импульсов |