11 Изобретение относитс к вычислительной технике и может быть использовано дл обработки и регистрации данных в системах контрол и управлени , центральным звеном которых вл етс цифрова вычислительна машина . Известно устройство дл ввода информации , содержащее преобразователь информации, выход которого соединен с входом усилител , соединенного выходом с входом фильтра, выход которого подключен к входам первого и второго пороговых элементов, выход последнего через инвертор соединен с первьм входом триггера, второй вход которого соединен с выходом пер вого порогового элемента Щ. Указанное устройство обеспечивает передачу лишь одной градации входного сигнала второго порогового элемен та, вследствие чего функциональные возможности его ограничены. Наиболее близким по технической сущности к предлагаемому вл етс устройство дл ввода информации, содержащее управл емый генератор импульсов , счетчик, блок элементовИ, блок компараторов, первый блок форм: .рователей, шифратор и первый элемент ИЛИ, выходы блойа компараторов подключены к входам первого блока формирователей, входы управл емого генератора импульсов вл ютс управл ющими входами устройства, первый выход соединен со счетным входом счетчика, выходы которого подключены к входам группы блока элементов И, вход которого соединен с выходом пер вого элемента ИЛИ, а выходы вл ютс информационньми выходами первой груп пы устройства, выходы шифратора вл ютс информационными выходами второй группы устройстваf2. Недостатком известного устройства вл етс ограниченна область применени , так как с его помощью не вводитс параметр, характеризующий скорость поступлени информации, что приводит к неоптимальному использова нию буферной пам ти. Цель изобретени - расширение области применени устройства путем ввода параметров, характеризующихскорость поступлени информации. Поставленна цель достигаетс тем что в устройство дл ввода информации , содержащее управл е.мый генерато 77 импульсов, счетчик, блок элементов И, блок компараторов, первый блок формирователей, шифратор и первый элемент ИЛИ, выходы блока компараторов подключены к входам первого блока формирователей, входы управл емого генератора импульсов вл ютс управл ющими входами устройства, первый выход соединен со счетным входом счетчика, выход которого подключены к входам группы блока элементов И, вход которого соединен с выходом первого элемента ИЛИ, а выходы вл ютс информационными выходами первой группы устройства, выходы шифратора вл ютс информационными выходами второй группы устройства, введены блок элементов коммутации, элемент задержки, второй элемент ИЛИ, второй блок формирователей и ключ, информационный вход которого вл етс информационным входом устройства, управл ющий вход соединен с вторым установочным выходом управл емого генератора импульсов, третий выход которого подключен к первому входу второго элемента ИЛИ, второй вход которого соединен с первым выходом элемента задержки, а выход - с входом установки счетчика, с вторым выходом элемента задержки и вл етс управл ющим выходом устройства, выход ключа подсоединен к входам блока компараторов , выходы первого блока формирователей соединены с входами блока элементов коммутации, выходы ко- торого подключены к входам шифрато ра , выходы которого через второй блок формирователей соединены с входами первого элемента ИЖ. .На чертеже приведена функциональна схема предлагаемого устройства. / На схеме обозначены управл емый генератор 1 импульсов триггер 2, коммутационные элементы 3 и 4, элемент И 5, генератор 6, ключ 7, блок 8 компараторов, компаратор 9 начального уровн , группы триггеров 10 и инверторов 11, блок 12 элементов коммутации, шифратор 13, элеm fi . L WJa ,i.ujr л v Mjfftft . л. у wkiA о, ЦВМ 21, второй блок 22 формирователей, первый элемент ИЛИ 23, блок элементов И 24, элемент 25 задержки, второй эле- мент ИЛИ 26, счетчик 27, первый блок 28 формирователей. Устройство работает следующим образом . . в исходном состо нии на выходах блока 8 и компаратора 9 начального уровн присутствует низкий потенциал так чтоR -входы триггеров группы 10 наход тс под устойчивым низким потенциалом , в то врем как 5-входы триггеров 10, включенные через группу инверторов 11,- под высоким потенциалом . В блоке 12, который представл ет блок коммутационных элементов ,масштаб выбран в соответствии с требуемой разр дностью кода, вводимого в цифровую вычислительную ма . шину 21 путем включени соответствую щих элементов. В рассматриваемом варианте схемы используетс трехразр д ный шифратор 13, при этом все коммутационные элементы блока 12 должны находитьс во включенном состо нии. Пол рность сигналов на выходах триггеров группы 10 в этом случае соответствует нулевому уровню сигнала на- выходных шинах шифратора 13. Триг гер 2 находитс в исходном состо НИИ, так что на-его пр мом выходе присутствует низкий потенциал, вслед ствие чего импульсы от генератора 6 не проход т через элемент И 5 на счетный вход счетчика 27. По этой же причине входной сигнал не поступает на входы блока 8 компараторов и на Вход компаратора 9 начального ур.овн так KaiK ключ 7 находитс в закрытом состо нии. Таким образом, информаци не поступает на первые и вторые информационные входы вычислительной машины 21. При нажатии элемента Пуск 3 подаетс команда на управл ющий вход вычислительной машины 21 дл подготовки ее к приему информации через второй элемент ИЛИ 26, осуществл етс обнуление счетчика 27 и одновременно опрокидываетс триггер 2. На пр мом выходе триггера 2 по вл етс высокий потенциал который открыва:ет ключ 7 и элемент И 5. Импульсы генератора 6 начинают заполн ть счет чик 27, одновременло информаци поступает через ключ 7 на входы блока 8 и вход компаратора 9 начального уров н . Предложим, что в момент включеНИН генератора 1 входной сигнал нахо дитс на нулевом уровне. По мере нарастани сигнала, осуществл емого во времени, первым срабатывает компа 10 74 ратор 9 начального уровн , когда уровень входного сигнала превысит порог его срабатывани . На первом входе группы триггеров 10 по витс высокий потенциал, который обеспечит нормальные услови дл функционировани первого триггера 10. При достижении входным сигналом уровн срабатывани первого компаратора блока 8 произойдет обнуление первого5 -входа триггеров группы 10, на первом выходе которых по витс высокий потеницал . На выходе шифратора будет сформирована кодова комбинаци 001. I В рассматриваемом варианте.схемы входы элементов И-НЕ 14-17 шифратора 13 наход тс под разноименными потенциалами, поэтому на выходах присутствуют высокие потенциалы, так что все входы элементов И-НЕ 18-20 наход тс под высоким потенциалом. При таком включении элементов И-НЕ 14-20 шифратора 13 последовательный перевод триггеров во второе устойчивое состо ние приводит к получению кодовых комбинаций, соответствующих номеру сработавшего порогового элемента в двоичном коде. Таким образом , при любом изменении амплитуды входного сигнала на величину, равную разности порогов срабатывани двух смежных элементов, на одном из выходов шифратора 13 будет фиксироватьс переход потенциала либо из нул в единицу, либо из единицы в нуль. Эти перепады напр жени будут вьщел тьс в блоке 22 в виде коротких импульсов . Эти импульсы поступают через первый элемент ИЛИ 23 на первые входы блока элементов И 24 и в зависимости от состо ни разр дов счетчика 27 по вл ютс на выходе тех элементов И блока 24, на вторых входах которых присутствует высокий потенциал . Состо ние разр дов счетчика 27 однозначно определ етс числом импульсов генератора 6, прошедших на вход счетчика 27 за врем между ера-. батьшани ми двух смежных-компараторов блока 8. Кодовые комбинации с выхода шифратора 13 поступают на одни информационные входа вычислительной машины 21, а с выхода блока элементов И 24 на другие информационные входы ее поступает в двоичном коде информаци о временном интервале, характеризующем врем переходов между соседними срабатывани ми компара