SU1075408A1 - Устройство преобразовани параллельного кода в последовательный - Google Patents

Abstract

1. УСТРОЙСТВО ПРЕОБРАЗОВАНИЯ ПАРАЛЛЕЛЬНОГО КОДА В ПОСЛЕДОВАТЕЛЬНЫЙ , содержащее генератор импульсов, первые два тактовых выхода которого соединены с двум  тактовылш входами каждого из П звеньев п- званного элемента задержки, неуправл емый выход каждого (iTi-l)-ro звена элемегуа задержки соединен с сигнальным входом m -го его звена, а его управл емый выход соединен с соответствующим входом элемента ИЛИ, первые входы каждого элемента И из k -и группы блока двухоходовых элементов И соединены с соответствующикм выходами k -го регистра, отличающе е с   тем, что, с целью расширени  функциональных возможностей, в него введены и элементов ИЛИ, дополнительный элемент ИЛИ, блок анализа кода, первый вход которого соединен с выходом элемента ИЛИ, а втсфойвход - с выходом п-го звена элемотта задержки, третий и четвертый входы блока анализа кода соединены с соответствующими входами устройства, пусковой выход блока анализа кода подсоединен к сигнальному входу первого звена элемента задержки, второй выход блока анализа кода соединен с первым входом дополнительного элемента ИЛИ, второй вход которого соединен с третьим тактовым выходом генератора импульсов, п тым входом блока анализа кода и третьим тактовым входом первого звена элемента задержки, третьи тактовые входы остальных звеньев соединены с выходом дополнительного элемента ИЛИ, К-й управл ющий выход блока анализа кода соединен с вторыми входами элементов И из k -и группы блока двухвходовых элементов И, выходы каждого m -го элемента И каждой группы блока двухвходовых элементов И подсоединены к соответствующему входу m -го элемента ИЛИ в группе, а выход tn-ro элемента ИЛИ подсоединен к управл ющему входу m -го звена элемента задержки , первый и второй тактовые выходы генератора импульсов подсоединены к шестому и седьмому входам блока анализа кода. (Л 2. Устройство по п. 1, отличающеес  тем, что каждое звено элемента згщержки содержит два триггера и четыре элемента И, вход установки в единицу первого триггера соединен с сигнальны1.1 входом i I 1 звена, а вход установки в нуль с третьим тактовым входом звена, вы ходы первого триггера подсоединены к первым входам первой пары элеменел тов И, объединенные вторые входы которых соединены с вторым тактовым входом звена, выходы первой пары элементов И подсоединены к входам 00 установки в единицу и устанстеки в нуль. вт орого триггера соответственно , выхол которого соединен с объединенными первыми входами второй 1ары элементов И, вторые входы которых соединены между собой и подсоединены к первому тактовому входу звена элемента задержки, а третий вход одного из элементов И второй пары соединен с управл ющим входом звена, выход трехвходового элемента И второй пары соединен с управл емЕЛМ выходом звена, а вы-ход двухвходового элемента И

Description

второй пары - с неуправл емым выходом звена.

3. Устройство по п. 1, о т л и чающеес  тем, что блок анализа кода содержит п ть элементов И, элемент ИЛИ, два триггера и распределитель импульсов, при этом первый и второй входы перйого элемента И соединены соответственно с первым и третьим входами блока, выход первого элемента И соединен с первым входом элемента ИЛИ, второй вход которого подключен к второму входу блока , первый вход второго элемента И соединен с четвертым входом блока, второй вход второго элемента И подключен к седьмому входу блока, вы ход второго элемента И - к третьему входу элемента ИЛИ и к входу устаноки в нуль распределител , выход элемента ИЛИ соединен с входом установки в единицу первого триггера , вход установки в нуль которого подключен к п тому входу блока, (нестой вход блока соединен с объединенными первыми входами третьего и четвертого элементов И, вторые входы которых подключены к соответствующим выходам первого триггера, выход четвертого элемента И соединен с входом установки в единицу второго триггера , с суммирующим входом распределител  и со сбросовым выходом блока, выход третьего элемента И подключен к входу установки в нуль второго триггера, выход которого соединен с вторым входом п того элемента И, подключенного выходом к пусковому выходу блока, 1с-й выход распределител  соединен с k-ым управл ющим выходом блока.

1

Изобретение относитс  к вычислительной технике и может быть использовано дл  передачи двоичного позиционного кода с временным уплотнением .

Известно устройство дл  преобразовани  параллельного кода в последовательный , содержащее генератор импульсов , регистр, элементы И и ИЛИ, элемент задержки, дешифратор, выход которого соединен со схемой опроса регистра СI ,

Недостатком данного устройства  вл етс  то, что оно преобразует параллельный код в последовательный в словах с неизмен ющейс  длиной сло7 ва. При преобразовании слов с измен ющейс  длиной данное устройство не обеспечивает необходимой плотности передаваемой информации.

На иболее близким к изобретению  вл етс  устройство, содержащее генератор импульсов, первые два тактовых вахока которого соединены с двум  тактовыми входами каждого из f) звеньев -элемента задержки, неуправл емый выход каждого (m-l)-oro звена элемента задержки соединен с сигнальным входом каждогогп-го его звена , а его управл емый выход соединен с соответствующим входом элемента ИЛИ, первые входы каждого элемента И из k-ой группы блока двухвходовых элементов И соединены с соответствующими входами k -го регистра 2

Недостатком известного устройства  вл етс  то, что при опросе вазбужденного выхода регистра блокирую.

етс  дальнейша  работа устройства задержки из-за ввода информации о состо нии регистра в первую ступень каждого звена элемента задержки, т.е. устройство пригодно только дл  преобразовани  параллельного кода с одним значащим разр дом двоично-позиционного кода, записанного в один регистр, и непригодно дл  преобразоQ вани  других видов или кодов, записанных в несколько регистров, что значительно сужает функциональные возможноеги известного устройства и затрудн ет применение его дл  преобразовани  кодов любого вида и дл 

5 преобразовани  параллельных кодов записанных в несколько регистров.

Целью изобретени   вл етс  расишрение функциональных возможностей устройства преобразовани  параллельного кода в последовательный.

Поставленна  цель достигаетс  тем, в устройство преобразовани  парашлельного кода в последовательный, содержащее генератор импульсов, пер5 вые два тактовых выхода которого соединены с двум  тактовыми входами каждого из п звеньев п -звенного элемента задержки, неуправл емый выход кащюго (m-l)-ro звена элемента

д задержки соединен с сигнальным входом ffi -го его звена, а его управл емый выход соединен с соответствующим входом элемента ИЛИ, первые входы каждого элемента И из k-и группы блока двухвходовых элементов И соединены с соответствующими выходами К-го регистра, введены И элементов ИЛИ, дополнительный элемент ИЛИ,

блок анализа кода, первый вход которого соединен с выходом элемента ИЛИ а второй вход - с выходом П -го звена элемента эа,цержки, третий и четвертый входы блока анализа кода соедикены с соответствующими входами устройства, пусковой выход блока анализа кода подсоединен к сигнальному входу первого звена элемента задержки, второй выход блока анализа кода соединен с первым входом дополнительного элемента ИЛИ, второй вход которого соединен с третьим тактовым выходом генератора импульсов , п тым входом блока ансишза кода и третьим тактовым входом первого звена элемента задержки, третьи тактовые входы остальных звеньев которого соединены с выходом дополнительного эле.мента ИЛИ, k -и управл ющий выход блока анализа кода соединен с вторыми входами элементов И из k-и группы блока двухвходовых элементов И, выходы каждого m -ого элемента И каждой группы блока двухвходовых элементов и подсоединены к соответствукацему входут го элемента ИЛИ в группе; а выход m -го элемента ИЛИ подсоединен к управл ющему входу Srs-ro звена элемента задержки, первый и второй тактовые выходы генератора импульсов подсоединены к шестому и седЫЖзму входам блока анализа кода.

При этом каждое звено элемента задержки содер сит два триггера и четыре элемента И, вход установки в . вен с сигнальным входом звена, а вход установки в нуль - с треть им тактовым входом звена, выходы первого триггера подсоединены к, пер вым входам первой пары элементов И, объединенные вторые входы которых соединены с вторым тактовым входом звена, выходы первой пары элементов И подсоединены к входам установки в единицу и установки в нуль второго триггера соответственно, выход которого соединен с объединен ными первыми входами второй пары элементов И, вторые входы которых соединены между собой и подсоединены к первому тактовог-гу входу звена элемента задержки, а третий вход од ного из элементов И второй пары сое динен с управл ю1Д 5М входом звена, выход трехвходового элемента И второй пары соединен с управл емом выходом звена, а выход двухвходового элемента И второй пары - с неуправл е Фам выходом звена. Кроме того, блок анализа кода со держит п ть элементов И, элемент ИЛИ, два триггера и распределитель импульсов, при этом первый и второй входы первого элемента И соединены соответственно с первым и третьим

входами блока, выход первого элемента И соединен с первым входом элемента ИЛИ, второй вход которого подключен к второму входу блока, первый вход второго элемента И соединен с четвертым входом блока, второй вход второго элемента И подключен к седьмому входу блока, выход второго элемента И - к третьему входу элемента ИЛИ и к входу установки в нуль распределител , выход элемента ИЛИ соединен с входом установки в единицу первого триггера, вход установки в нуль которого подключен к п тому входу блока, шестой вход блока соединен с объединенными первыми входами третьего и четвертого элементов И, вторые входы которых подключены к соответствующим выходам первого триггера, выход четвертого элемента И соединен с входом установки в единицу второго триггера, с cyм 5иpyющим входом распределител  и со сбросовым выходом блока, выход третьего э емента И подключен к входу установки в куль второго триггера, выход которого соединен с вторым входом п того элемента И ,подключенного выходом пусковому выходу блока, К -и выходраспределител  соединен с k-ым уп- равл ющим выходом блока.

На фиг. 1 приведена функциональна  схема устройства; на фиг. 2 возможное конкретное выполнение блока анализа кода. Устройство содержит регистры 1-lfl-K, соответствующие выходы которого соединены с первыми входами каждого элемента И К-и группы блока двухвходовых элементов И 2-1-г2, элементы S-l-rB-n ИЛИ, выходы которых соединены с входами соответствующих звеньев 4-1т4-П элемента задержки , выходы которых подключены к входу элемента ИЛИ 5, блок 6 анализа кода, первый -вход которого соединен с выходом элемента ИЛИ, а второй вход - с выходом п -го звена элемент га задержки, третий и четвертый входа блока анализа коды соединены -с со- ответствующими входами устройства, дополнительный элемент ИЛИ 7, генератор 8 импульсов, первые два тактовых выхода которого соединены с двум  тактовыми входами каждого из звеньев задержки. Неуправл емый выход каждого (п-1)-го звена задержки соединен с сигнальным входом каждого звена, а его управл емой выход соединен с соответствующим входом элемента ИЛИ 5; триггеры 9 и 10 звена элемента задержки, первую пару элементов И 11 и 12 вторую пару элементов И 13 и 14, первый пусковой вход 15 устройства, второй управл ю11№1й вход 16 устройства, вы- ход 17 устройства. Блок анализа кода (фиг. 2) содер жит элементы И 18-22, элемент ШШ 23,. триггеры 24 и 25, распределитель 26 импульсов, При этом первый и второй входы первого элемента И 2 соединены с первым и третьим входам блока соответственно, выход первого элемента И 21 соединен с первым вхо дом элемента ИЛИ 23,. второй вход ко торого подключен к второму входу блока, первый вход второго элемента И 22 соединен с четвертым входом блока, второй вход второго элемента И 22 подключен к седьмому входу блока, выход .Второго элемента и 22 к третьему входу элемента ИЛИ 23 и к входу установки в нуль распре делител  26, выход элемента ИЛИ 23 соединен с входом установки в еди первого триггера 25, вход установки в нуль которого подключен к п тому входу блока, шестой вход блока соединён с объединенными первыми входами третьего 20 и четвертого 19 элементов И, вторые входы которых подключены к соответствующим выходам первого триггера 25, выход четвертого элемента И 19 соед нен с входом усзгановки в единицу второго триггера, с суммирующим входом распределител  и сбросовым выхо дом блока, выход третьего элемента И 20 подключен к входу установки в нуль второго триггера 24, выход которого соединен с вторым входом п того элемента И 18, подключенного выходом к пусковому входу блока, выход распределител  26 соединен с К-м управл ющим выходом блока. Устройство работает следующим образом . По сигналу Пуск , фop /шpyeмoму блоком б анализа (совпа,цан1адему « с Т1) и поступающему на сигнальный вгход первого звена 4-1 элемента задер« ки , устанавливаетс  в единицу триггер 9 первого звена 4-1 элемента задержки , По тaктoвo 1y импульсу Т2, приход  щему затем на второй тактовый вход звена 4-1 и на второй вход элемента И 11, устанавливаетс  в единицу триггер 10. По тактовому импульсу ТЗ, приход щему на третий тактовый вход звена 4-1,, устанавливаетс  нуль триггер 9„ Следующим тактовым импульсом Т1, поступающим на первый тактовый вход звена 4-1 элемента задержки, опрашиваетс  состо ние триггера 10 и сигналом с выхода элемента И 14 (неуправл емый выход звена), поступающим на сигнальный вход второго звена 4-2, устанавливаетс  в единицу триггер 9 второго звена 4-2, и при наличии сигн.ала на управл ющем входе первого звена 4--1 с выхода первого разр да первого из регистров 1-1 формируетс  с выхода э.лемента И 13 кодовый импульс на вход элемента ИЛИ 5. По следующим трем тактовым импульсам , приход щим на тактовые входы второго звена 4-2 элемента задержки , формируетс  аналогичным обраэог-i сигнал со своего неуправл емого выхода на сигнальный вход третьего звена 4-3 и опращиваетс  состо ние управл ющего входа второго звена 4-2, При наличии сигнала формируетс  второй кодовый импульс на управл емом выходе второго звена 4-2 элемента 3 адержки, Остальные звень  4-к,44-п элемента задержки аналогичным образом форг-ируют сигналы с неуправл емых выходов и оправдывают состо ние управл. юшлх входов и формируют кодовые импул.ьсы на вкоды элементов ИЛИ 5, с выхода элемента ИЛИ 5 формируетс  первое кодовое слово, Блок 6 анализа кода работает в , двух режимах: в первом режиме по.але опроса всехвыходов первого из регистров 1-1 по сигналу, приход щем от неуправл емого выхода 4-П звена элемента задержки через элемент ИЛИ :23, устанавливаетс  в единицу . триггер 25, сигнал с пр мого вых(5да которого стробируетс .тактовым импульсом Т2 и поступает с выхода элемента И 19 на второй выход Сброс блока б анализа кода по этому сигналу звень  4-244-п элемента задержки, кроме первого, устакавливаютс  в исходное состо ние. Одновременно сигнал с выхода элемента И 19 устанавливает в единицу триггер 24 и поступает на управл ющий вход распределител  26 импульсов, который выдает импульс на своем втором выходе. Таким образом, снимаетс  сигнал, разрешающий.выдачу сигналов с выходов первого из регистров 1-1 через первую уруппу элементов И блока . двухвходовых элементов И 2-1 и через элементы ИЛИ 3-1-гЗ-п и вьщаетс  сигнал на входы второй группы элементов И блока двухвходовых элементов, разрешающий выдачу информации с второго регистра 1-2 через элементы 3-1тЗ-и на управл ющие входы звеньев 4-1т-4-П элемента задержки. Тактовый импульс устанавливает триггер 25 в нуль, а приход щий . за ним тактовый импульс Т1 разрешает выдачу сигнала с выхода триггера 24 на вход 15 Пуск блока 6 анализа кода. По тактовог у импульсу Т2 затем триггер 24 устанавливаетс  в нуль. Сигнал Пуск поступает на сигнальный вход первого звена 4-1 элемента задержки и начинаетс  опрос второго регистра 1-2. Таким образом осуществл етс  циклический опрос всех регистров 1-1т1-К, Во втором режиме блок 6 анализа кода анализирует кодовые импульсы, поступающие с выхода элемента ИЛИ 5 при наличии сигнала на входе 16 Режим. На фиг, 2 приведена простейша  схема блока анализа кода, позвол юща  преобразовывать единично-позиционные коды и кода посто нной длины, как описано в первом режиме . При приходе импульса кода с выхода элемента ИЛИ 5 через элемент Н 18 на вход элемента ИЛИ 5 он уста навливает в единицу триггер 25 и формирует сигнал Сброс, по ко Topofvjy все звень  4-2т4-п эле мента задержки, кроме первого, устанавливаютс  в исходное состо ние, и сигнал Пуск в первое звено 4-1 эле мента задержки, а также снимает раз решение с входов первой группы 2-142-п элементов И и выдает разреш ние на входы в.торой группы 2-2т2-11 элементов И блока двухвходовых элементов И, как было описано-в первом режиме, Далее осуществл етс  последовательный опрос второго регистра 1-2 аналогично первому и формируетс  второе кодовое слово. Таким образом формируютс  слова в последовательном коде, соответствующем состр нию регистров l-l-l-K.. Причем наличие блока 6 анализа кода, формирующего сбросовые и пусковые импульсы, и эле мента задержки позвол ет формировать слдаа азличной длительности в зави сиьости от ВИДА заданного режима. Например, во втором режиме при преобразовании единично-позиционных кодов нулевые разр ды, идущие за еди ницей, не несут информации и поэтому дл  повышени  плотности передачи информации возникает необходимость формировать слова укороченной длительности , определ емой положением единицы на выходе регистра, что и позвол ет сделать предлагаемое устройство . Подключение неуправл емых выходов других звеньев к входам блока анализа кода и организаци  управлени  ими в объеме структуры блока анализа кода в первом режиме работы позвол ет производить преобразование параллельных кодов различных форматов без изменени  структуры электрической схемы устройства. Дл  преобразовани  кодов различной длительности другого вида (не двоично-позиционных) в структуру блока б анализа кода между входом от элемента ИЛИ 5 и первым входом элемента ИЛИ 5 и первым входом элемента И 21 необходимо установить счетчик импульсов в зависимости от вида преобразуемого кода. Например, при преобразовании кода 2 из 4-х счет;4ик двух импульсов при наличии второго импульса, сигнал переполнени  с выхода счетчика поступает на вход элементов И 18 и 19 дл  формировани  сигналов Сброс и Пуск, Таким образом, расширение функциональных возможностей за счет введени  в устройство блока анализа кода, управл ющего пуском и сбросом эле мента задержки и подключением выходов регистров 1-1т1-К управл ющим .входам элемента задержки, заключаетс  в том, что устройство позвол ет преобразовать двоичные параллельные коды в последовательные коды посто нной длины, двоично-позиционный и другие виды кодов в последовательные коды переменной длины.

-12,

sL

J/

:|iK.4

XT«™J-#1

&

InuM

2e

/Л-/;

Ш

jr-2

{}

.

9/f

e e

e

2V

Sc

e

Г-& 3-n-f

ff}рс омиюиим гж-чв:

J I«««« «

I i

L«J

/7

фив. 2

Claims (3)

1. УСТРОЙСТВО ПРЕОБРАЗОВАНИЯ ПАРАЛЛЕЛЬНОГО КОДА В ПОСЛЕДОВАТЕЛЬНЫЙ, содержащее генератор импульсов, первые два тактовых выхода которого соединены с двумя тактовыми входами каждого из И звеньев η - звенного элемента задержки, неуправляемый выход каждого (т-1)-го звена элемецуа задержки соединен с сигнальным входом м -го его звена, а его управляемый выход соединен с соответствующим входом элемента ИЛИ, первые входы каждого элемента И из к -й группы блока двухвходовых элементов И соединены с соответствующим! выходами к -го регистра, отличающе е с я тем, что, с целью расширения функциональных возможностей, в него введены и элементов ИЛИ, дополнительный элемент ИЛИ, блок анализа кода, первый вход которого соединен с выходом элемента ИЛИ, а второйвход - с выходом η-го звена элемё&та задержки, третий и четвертый входы блока анализа кода соединены с соответствующими входами устройства, пусковой выход блока анализа кода подсоединен к сигнальному входу первого эвена элемента задержки, второй выход блока анализа кода соединен с первым входом дополнительного элемента ИЛИ, второй вход которого соединен с третьим тактовым выходом генератора импульсов, пятым входом блока анализа кода и третьим такто вым входом первого звена элемента задержки, третьи тактовые входы остальных звеньев соединены с выходом дополнительного элемента ИЛИ, К-й управляющий выход блока анализа кода соединен с вторыми входами элементов И из к -й группы блока двухвходовых элементов И, выходы каждого ш -го элемента И каждой группы блока двухвходовых элементов И подсоединены к соответствующему входу m -го элемента ИЛИ в группе, а выход т-го •элемента ИЛИ подсоединен к управляющему входу гп -го звена элемента задержки, первый и второй тактовые выходы генератора импульсов подсоединены к шестому и седьмому входам блока анализа кода.

2. Устройство поп. 1, отличающееся тем, что каждое звено элемента задержки содержит два триггера и четыре элемента И, вход _ установки в ' 'единицу' ' первого триг-,⁼ гера соединен с сигнальным входом I звена, а вход установки в ''нуль'' с третьим тактовым входом звена, выходы первого триггера подсоединены к первым входам первой пары элементов И, объединенные вторые входы которых соединены с вторым тактовым входом звена, выходы первой пары элементов И подсоединены к входам установки в '’единицу'' и установки в ''нуль'* второго триггера соответственно, выход которого соединен с объединенными первыми входами второй jiapH элементов И, вторые входы которых соединены между собой и подсоединены к первому тактовому входу эвена элемента задержки, а третий вход одного из элементов И второй пары соединен с управляющим входом звена, выход трехвходового элемента И второй пары соединен с управляемым выходом звена, а вы-ход двухвходового элемента И второй пары - с неуправляемым выходом звена.

3. Устройство по п. 1, о т л и чающееся тем, что блок анализа кода содержит пять элементов И, элемент ИЛИ, два триггера и распределитель импульсов, при этом первый и второй входы первого элемента И соединены соответственно с первым и третьим входами блока, выход первого элемента И соединен с первым входом элемента ИЛИ, второй вход которого подключен к второму входу блока, первый вход второго элемента И соединен с четвертым входом блока, второй вход второго элемента И подключен к седьмому входу блока, выход второго элемента И - к третьему входу элемента ИЛИ и к входу установки в ''нуль*' распределителя, выход элемента ИЛИ соединен с входом уста новки в '’единицу¹' первого триггера, вход установки в ''нуль'' которого подключен к пятому входу блока, шестой вход блока соединен с объединенными первыми входами третьего и четвертого элементов И, вторые входы которых подключены к соответствующим выходам первого триггера, выход четвертого элемента И соединен с входом установки в ¹'единицу'* второго триггера, с суммирующим входом распределителя и со сбросовым выходом блока, выход третьего элемента И подключен к входу установки в ''нуль'' второго триггера, выход которого соединен с вторым входом пятого элемента И, подключенного выходом к пусковому выходу блока, 1<-й выход распределителя соединен с k-ым управляющим выходом блока.