SU1068938A1 - Микропрограммное устройство дл управлени каналами ЭВМ - Google Patents

Description

тому и п тому выходам узла фиксации запросов, шестой и седьмой входы формировател  адреса теста подключены соответственно к выходу корректора одиночной сипибки и выходу узла синхронизации, первый и второй выходы формировател  адреса теста подключены соответственно к третьим входам мультиплексора услови  и блока форгиировани  фиксированного адреса , третий выход формировател  адресата подключен к четвертому входу узла запросов и третьему и четвертому входам элемента 2Й-ИЛИ.

2. Устройство по п. 1, о т л ичающеес  тем что формирователь адреса теста содержит тригге два элемента ИЛИ и три элемента И, выходы которых  вл ютс  соответственно первым, вторым и третьим выходами формировател , первый вход

первого элемента И  вл етс  первым входом формировател , и второй вход соединен с первым выходом триггера, первый вход которого  вл етс  седьмым входом формировател , а второй вхрд соединен с выходом первого элемента ИЛИ, вхрды которого  вл ютс  соответственно вторым и третьим входами фо 1нровател , четвертый и п тый входы которого соединены с первыми , вторыми входами второго элемента ИЛИ и первым и вторым инверсными входами третьего элемента И, третий и четвертый входы которого соединены соответственно с вторым выходом триггера и шестым входом формировател , соединенным также с первым входом второго элемента И, второй и третий входы которого соединены соответственно с выходом второго элемента ИЛИ и вторым выходом триггера.

Изобретение относитс  к вычислительной технике и может быть исполь зовано при организации процессоров каналов в Э1й4 общего и специального назначени .

Известно микропрограммное устройство ЕС ЭВМ р да 1, содержащее регистр микрокоманд, посто нную пам ть регистр адреса посто нной пам ти и блок формировани  адреса микрокоманды , соединенные между собой,входами и выходами устройства с помощью адресных , управл ющих и информационных шин СИ.

Недостатком данного устройства  вл етс  сравнительно низка  Надежность , так как в нем отсутствуют средства да  обнаружени  кратных и коррекции однократных ошибок в информационных трактах.

Наиболее близким техническим решением к предлагаемому изобретению  вл етс  устройство, содержащее регистр микрокоманд, управл ющую.пам ть , генератор синдромов, блок деЦифрации , корректор одиночной ошибки , блок формировани  естественного адреса, блок формировани  фиксиро- , ванного адреса, узел синхронизации, узел запросов, регистр адреса, регистр возврата, элемент 2И-ИЛИ и мультиплексор услови , выход крторо о подключен к первому входу блока формировани  естественного .эдреса, первый и второй выходы которого прдключены к первым входам регистра чдреса и регистра возврата, в.ыхода

2

кото№1х подключены к первым и вторым входам элемента 2И-ИЛИ, выход кото1Х5ГО подключен к входу управл ющей пам ти, выход которой подключен к первому входу регистра микрокоманд, первый выход которого через информационные шины подключен к первым входам генератора синдромов и корректора одиночной ошибки, а второй выход через контрольные шины - к второму входу генератора, первый, второй и третий выходы которого подключены к одноименным входам блока дешифрации , причем первый - через шины синдpcwoB , выход блока дешифрации подключен к второму входу корректора одиночной с аибки, выход которого через выводные информационные шины устройства подкдачен к первому входу узла синхронизации, к вторым входам мультиплексора услови  и блока формировани  естественного адреса, тре-. тий вход которого через шину фиксированного кода подключен к второму входу блока формировани  фиксированного адреса и третьему выходу узла запросов, первые и вторые входы и выходы которого подключены соответственно к шинам запросов первого и второго каналов и шинам признаков этих каналов, а шины услови  канаов подключены к первым входам мультиплексора услови  и блока формировани  фиксированного адреса, выход которого подключён к второму входу егистра адреса, выход узла синхронизации через управл ющие шины подключены к второму входу регистра микррксманд и третьим входам генератора синдромов и узла запросов, а второй вход узла синхронизации подключен к шинам синхронизации L21, Недостатками известного устройства  вл ютс  сравнительно большое врем  коррекции однократных схиибок, избыточность аппаратуры, затрачиваемой ца дубль аппаратуры проверки цепей обнаружени  и коррекции ошибо Кроме того, выход из стро  любого информационного разр да регистра микрокоманды вызывает отказ в работ устройства в целом. Целью изобретени   вл етс  увеличение быстродействи  и упрощение устройства (увеличение быстродействи  достигаетс  за счет уменьшени  времени коррекции одиночных ошибок, упрощение устройства дости-гаетс  тем, что в предлагаемом устройстве производитс  периодический тестовый контроль аппаратуры, обнаружени  ошибок, что позволило убрать аппаратуру проверки цепей обна ружени  и коррекции ошибок в микропрограммном устройстве. Поставленна  цель достигаетс  тем, что в микропрограммное устройство дл  управлени  каналами ЭВМ, содержащее регистр микрокоманд, пам ть микропрограмм, генератор синдромов , блок дешифрации, корректор одиночной ошибки, блок формировани  естественного адреса, блок формировани  фиксированного адреса, узел синхронизации, узел фиксации запросов , регистр адреса, регистр возвра та, элемент 2И-ИЛИ и мультиплексор услови , выход которого подключен к первому входу блока формировани  естественного адреса, первый и второй выходы которого подключены соответственно к первым входам регист ра адреса и регистра возврата, выходы которых подключены соответственно к первому и второму входам элемента 2И-ИЛИ, выход которого под ключен к входу пам ти микропрограмм выход кот.орой подключен к первому входу регистра микрокоманд, первый выход которого через информационные шины подключен к первым входам гене ратора синдромов и корректора одиночной ошибки, а второй выход через контрольные шины - к второму входу генератора синдромов, первый,, второй и третий выходы которого подклю чены соответственно к первому, второму и третьему входам блока дешифрации , выход которого подключен к второму входу корректора одиночной ошибки, выход которого  вл етс  выходной информационной шиной устрййства и подключен к первому входу -блокировки узла, синхронизации и пер вому входу мультиплексора услови  и торому входу блока формировани  естественного адреса, третий вход которого и первый вход блока формировани  фиксированного адреса подключены к первому выходу узла фиксации запросов , первый и второй входы, -второй и третий выходы которого подключены соответственно к выходным шинам запросов первого и второго каналов и входным шинам признаков этих каналов, выходные шины услови  первого и второго каналов подключены к вторым входам мультиплексора услови  и блока формировани  фиксированного адреса, выход которого подключен к второму входу регистра адреса, выход узла синхронизации подключен к второму входу регистра микроманд и третьим входам генератора синдромов и узла фиксации запросов, вход синхроимпульсов узла синхронизации подключен к выходным шинам синхронизации первого и второго каналов, введены формирователь адреса теста и элемент ИЛИ-НЕ, выход которого подключен к второму входу блокировки узла синхронизации, а первый и второй входы элемента ИЛИ-НЕ подключены соответственно к четвертому и п тому выходам генератора синдромов , ПЯТЫЙ выход которого подключен также к первс 1у входу формировател  адреса теста, второй и третий входы которого подключены к выходным шинам признаков первого и второго каналов ., а четвертый и п тый входы к четвертому и Jl тoмy выходам узла фиксации запросов, шестой и седьмой входы подключены соответственно к выходу корректора одиночной ошибки и выходу узла синхронизации, первый и второй выходы формировател  гсдреса теста подключены соответственно к третьим входам мультиплексора услови  и блока формировани  фиксированного адреса, третий выход формировани  фиксатора подклк чен к четвертому входу узла запросов, и третьему и четвертому входам элемента 2И-ИЛИ. I Кроме того-, формирователь адреса теста содержит триггер, два элемента ИЛИ и три элемента И,.выходы которых  вл ютс  соответственно первым , вторым и третьим выходами формировател , первый вход первого элемента И  вл етс  первым входом формировател , а второй вход соединен с первым выходом триггера, первый вход которого  вл етс  седьмым входом формировател , а второй вход соединен с выходом первого элемента ИЛИ, входы которого  вл ютс  соответственно вторым и -третьим входами формировател , четвертый и л тый входы которого соединены с первыми и вторыми входами второго элемента

ИЛИ и первым и вторым инверсными входами третьего элемента И, третий и четвертый входы которого соединены соответственно с вторым выходом триггера и шестым входсот формировател , соединенным также с первым входом второго элемента И, второй и третий входы которого соединены соответственно с выходом второго элемента ИЛИ и вторым выходе триггера ..

На фиго 1 изображена структура микропрограь№1ного устройства; на фиг. 2 - временна  диаграмма его работы.

Микропрограммное устройство предназначено дл  управлени  всеми процедурами в каналах ввода-вывода (в панельных процессорах). В качестве каналов могут служить блоковые и байт-мультиплексные каналы вводавывода . Количество каналов может быть неограниченным и определ етс  пропускной способностью ЭВМ, в которой применено микропрограммное устройство.

Устройство содерж.ит регистр 1 микрокс 1анды, пам ть 2 микропрограм генератор 3 синдромов, блок 4 дешифрации , корректор 5 одиночной ошибки блок 6 формировани  естественного адреса, блок 7 формировани  фиксированного адреса, узел 8 синхронизации , узел 9 фиксации запросов, регистр 10 адреса, регистр 11 возврата , элемент 2И-ИЛИ 12, мультиплексор 13 услови , формирователь 1 адреса теста, элемент ИЛИ 15. Устроство также содержит выходную информационную шину 16, информационную шину 17, контрольную шину 18, шину 19 синдромов, управл ющую шину 20, входную лину 21 и 22 признаков первого и второго каналов, выходную шину 23 (24) запросов первого (второго ) канала, выходную шину 25 условйй каналов, шину 26 фиксированного кода, шину 27 однократной схиибки , шину 28 двухкратной ошибки, шину 29 переходи, шину 30 .возврата, шину 31 начала теста, шину 32 инструкции , шину 33 кмкропрограммногр прерывани  и шину 34 синхронизацт и.

Формирователь адреса содержит элементы И 35-37, триггер 38, элементы ИЛИ 39 и 40. лок формировани  фиксированного адреса содержит элементы И 41, элементы ИЛИ .3. Генератор синдрсмов содержит сумматоры 43„1-43,1п по модулю два, элемент И-НЕ 44, элементы И 45 и 46 триггер 47.

Узел синхронизации содержит элемент И 48, триггер 49 и элементы И 50.1-50.2п. . .

Регистр 1 м 1крокоманды служит дл  приема микрокоманды из 2

микропрограмм и хранени  ее на врем  выполнени  микрокоманды и разделен на две части - информационную часть 1.1„1-1г.1,п и контрольную 1.2.1-1.2.Л1. регистр 1 выполнен на элементах сдвига типа 533 ИР16., Информационные входы элементов подключены к первому информационному вхо ду регистра, а информационные выходы элементов регистра 1.1.1-l.l.n и 1.2.1-1.2.т соответственно - к певому и второму выходам регистра микрокоманд. Входы синхронизации элементов регистра подключены к второму управл ющему входу регистра.

Пам ть 2 микропрограмм предназначена дл  хранени  наборов микропрограмм , управл ющих работой кана лов ввода-вывода, а также осуществл ющих периодический контроль оборудовани  как каналов, так и самого микропрограммного устройства.

Генератор 3 синдромов вырабатывает синдромы коррекции ошибки.

Блок 4 дешифрации вырабатывает корректирующий сигнал дл  исправлени  разр да микрокоманды по синдрому , получаемому от генератора синдромов , и выпОлне,н на элементах 4.1-4.П дешифратора 4x16 типа 133 ИДЗ, информационные и управл ющие входы которых подключены к первым, вторым и третьим входам блока, а выходы - к выходу блока.

Корректор 5 одиночной ошибки корректирует сбойный разр д регистра микрокоманды согласно информации , получаемой от блока дешифрации Корректор выполнен на.элементах 5.1-5„2п сложени  по модулю 2 типа 530ИП5, входы которых подключены к первьом и вторым информационным входам блока, а выводы - к выходу блока..

Блок 6 формировани  естественного алреса служит дл  формировани  следующего адреса макрокомандам последовательно выполн емой микропрограммы . Блок 6 выполнен на элементах 2И 6.1-6.11 и 6.2.1-6.21. Пр мые и инверсные входы элементов 6.1.1-6.11 и 6.2.1-6.21 подключены соответственно к первому и второму входам блока.

Блок 7 формировани  фиксированного адреса предназначен дл  формировани  начального адреса микропрограммы , нарушающей естественный ход адресации вследствие, каких-либо причин (.запросов на обслуживание от каналов, возникновени  ошибки и т.д.).

Узел8 синхронизации служит дл  выработки серии синхроимпульсов, управл кацих работой микропрограммного устройства и каналов вводавывода (не показаны). Узел 9 фиксации запросов фиксирует запросы на обслуживание от каналов вводавывода по определенному приоритету, формирует признаки работающего канала и запросы на вход в соответствующую микропрограмму. Регистр 10 адреса служит дл  хранени  адреса управл ющей пам ти, по которому про исходит обращение к пам ти, дл  управлени  работой каналов ввода-выво да. Регистр 11 возврата микропрограм служит дл  запоминани  адреса прерванной микропрограммы, котора   вл  етс  менее приоритетной по сравнени с прерывающей её микропрограммой. По концу работы прерывающей микропрограммы производитс  обращение к управл ющей пам ти по регистру 11 и прерванна  микропрограмма продолжаетс .. Мультиплексор 13 услови  участвует в формировании естественного следующего адреса микропрогра1 мы посредством организации ветвлений в микропрограммахо Формирователь 1 адреса теста вырабатывает начальный адрес микропрограгммы теста и органи зует ветвление в тесте в зависимост от результатов тестировани  Работа микропрограммного устройства на примере подключени  двух ка налов . По адресу, хран щемус  в регистре 10 из пам ти 2, считываетс  микрокоманда в регистр 1 микрокоман ды. Микрокоманда состоит из информационного и контрольного слов, которые размещаютс  на триггерных элементах сдвига 1.1.1-1.1.п и 1.2.1-1.2.п соответственно. Информационное слово управл ет всеми про цедурами в каналах и разбито на р д управл ющих; полей - пол  управлени  арифметико-логическим блоком, обращени ми к оперативной, локальной, мультиплексной пам т м, установкой отдельных триггеров, формированием признаков, поле адреса следующей микрокоманды и т.д. Информационное слово поступает через элементы S.l.l-S.l.k сложени  по модулю дв корректора 5 на выходную шину 16, а после адреса следующей микрокома ды - в блок б формировани  естественного адреса и на мультиплексор 13 услови  ветвлений через элементы 5.2.1-5.2.п сложени  по модулю Адрес следующей микрокоманды форми руетс  на элементах И 6.1.1-6.15 и передаетс  в регистр 10 адреса управл ющей пам ти. В случае, когда из каналов по шинам 23 и 24 в устройство поступает запрос на выполнение микропрограммы более приоритетной , чем вьшолн етс  в текущий момент, узел 9 вырабатывает на шину 26 фиксированного кода сигнал, который запрещает занесение естественного адреса микрокоманды в регистр 10 и запускает блок 7 формировани  фиксированного адреса. Последний через элементы И 41, ИЛИ 42.1-42о3 формирует фиксированный адрес прерывающей микропрограммы, код которой, вырабатываемыйнепосредственно каналом, поступает в регистр 10 через шину 25 и блок 7. При этом естественный адрес микрокоманды прерванной микропрограммы запоминаетс  в регистре 11 возврата микропрограмм . В последней микрокоманде прерывающей микропрограммы по шине 30 производитс  обращение пам ти 2 по содержимому регистра 11 возврата микропрограмм и прерванна  микропрограмма продолжаетс . Така  процедура выполн етс  вс кий раз, когда из каналов поступают болееприоритетные запросы на выполнение миKPonporpaNM , чем выполн ютс  в данный момент времени. Правильность считывани  микроксми1анд из пам ти 2 и занесени  их в регистр 1 микрокоманды контролируетс  по коду Хэмминга. Дл  этого каждому информаиионному слову ставитс  в соответствие контрольное слово (группа контрольных разр дов), сформированное по определенным правилам из разр дов информационного слова. Совокупность этих двух слов может рассматриватьс  как новое слово, состо щее из информационных и контрольных частей Если при считывании или хранении информации в управл ющей пам ти или при занесений в регистр 1 микрокоманды произошло искажение разр да слова, то соо тветствие между информационной и контрольной част ми нарушаетс , что и свидетельствует о нгшичии неисправности . Соответствие между информационной и контрольной част ми определ етс  кодом Хэь линга, который позвол ет корректировать одиночные и обнаруживать двойные ошибки. Дл  обнаружени  ошибок информационное и контрольное слово поступают в генератор 3 синдромов на. элементы 43.1-43.m сложени  по модулю 2 дл  выработки синдромов. Нулевые синдромы указывают на отсутствие .ошибки , присутствие единиц - на Наличие ошибки„ В случае одиночной ошибки через элементы И-НЕ 45 и 46 устанавливаетс  в единичное состо ние триггер 47, по которому в блоке 8 останавливаютс  тактовые импульсы с элементов И 50.1-50.2п, которые управл ют работой каналов и занесением новой информации в регистр 1. Единичное состо ние триггера 47 разрешает работу дешифратора синдроMOB 4, определ ющего разр д информационного слова, в котором имела место с иибка., Сигнал, указывающий на ошибку в разр де информационного слова, поступает на корректор 5. Корректор выполн ет коррекцию указанного разр да, после чего триггер 47 сбрасываетс  и тактовые импульсы снова запускаютс . В случае двойной ошибки, котора   вл етс  некорректируемой, тактовые импульсы останавливаютс  и производитс  ремонт управл ющей пам ти.

С целью увеличени  быстродействи  при обнаружении и коррекции однократных ошибок при чтении микрокоманд из управл ющей пам ти 2- в предлагаемс  устройстве выходы корректора 5  вл ютс  выходами устройства.

На фиг„ 2 приведена диаграмма работы предлагаемого устройства и известного при отсутствии ошибок и при коррекции однократной ошибки. В предлагаемом устройстве отсутствует занесение исправленной информации в регистр 1 микрокоманды Такое техническое решение позволило сократить рабочий такт устройства и в случае отказа любого информационного разр да 1.1.1-1.1.П в регистре 1 микрокоманды позволило иметь на выходе корректора 5 (тое. на выходе устройства ) верную микрокоманду с

Дл  проверки аппаратуры обнаружени  и коррекции одиночных ошибок, т.е. дл  проверки работы дешифратора , генератора синдромов и корректора в устройство введен формирователь 14 адреса геста. Проверка осуществл етс  посредством периодического запуска формирователем 14 микропрограммы тестировани  в моменты времени , когда микропрограммное устройство не выполн ет микропрограмму обработки запросов каналов инструкций ввода-вывода.

Структура теста построена таким образом, что кажда  микрокоманда теста содержит одну ошибку в одном из полей микрокоманды. Если средства коррекции работают верно, то эта ошибка будет исправлена и следовательно будет верно выполнена микрокоманда и произведен верный переход к следующей микрокоманде. Таким образом провер етс  каждый разр д управл ющего пол  (информационные разр ды) микрокоманды, т.е. передача информации на входы арифметикологического блока, работа локальной пам ти, мультиплексной пам ти и ТоДс Переход к следующей микрокоманде осуществл етс  если установлен триггер 47 одиночной ошибки, выход которого поступает на мультиплексор 13 услови  и участвует в формировании следующего адреса микрокоманды

через элементы 6.11, 6.21. в противном случае происходит переход к иной микрокоманде, в которой указан останов.

Если в момент выполнени  микропрограммы тестировани  из каналов приходит запрос на обслуживание, то тест прерываетс  и производитс  переход на микропрограмму обслуживани  канала, после завершени  которой вновь производитс  переход на начало микропрограммы тестировани .

Ветвление в микропрограмме теста осуществл етс  с помощью мультиплексора 13 услови . На мультиплексор 13 услови  единичное состо ние триггера 47 поступает через элемент И 35 при условии, что триггер 48 установлен в единичное состо ние. Триггер 38 устанавливаетс  в единичное состо ние через элемент И 39 в тем случае, когда отсутствуют признаки работы каналов. Признаки работы каналов выдаютс  на шины 21 и 22 по единичному состо нию триггеров в узел 9, устанавливаемому по синдросигналам шины 20„ Единичное состо ние одних триггеров указывает на работу каналов по передаче данных или обслуживанию состо ни , а других триггеров - на выполнение команд ввода-вывода каналами. Установка этих триггеров происходит в пор дке приоритета при наличии запросов от каналов по щинам 23 и .24. Сброс осуществл етс  по завершению соответствующей операции по сигналу с шины 30 Выход на выполнение микропрограммы проверки средств коррекции осуществл етс  по концу работы рабочих микропрограмм через элемент И 37 В конце выполнени  рабочей микропрограммы анализируетс  наличие запросов от каналов по шинам 32 и 33. Если запросы присутствуют, то произойдет возврат к прерванной микропрограмме по сигналу с шины 16 через элементы И 36 или занесение начального фиксированного адреса рабочей микропрограммы канала, требующего обслуживани  через элементы И 47 и ИЛИ 42. В случае отсутстви  запросов от каналов через элемент И 37, а также элементы ИЛИ 42 формируетс .начальный фиксированный адрес микропрограммы проверки средств коррекции. Микропрограмма выполнена таким образом , что она циклитс  о Любой запрос от канала прерывает, ее выполнение и ттере.водит устройство в рабочий режим.

Предлагаем.ое изобретение позволит существенно, примерно на 20%, упростить структуру микропрограммного устройства дл  управлени  каналами и уменьшить врем , примерно 7-10% коррекции одиночной ошибки.

Нет ошидок

Мрес 9 регистр Ю Занесение 8 регистр

Анализ cuHdflifMo9 J .

Коррекци  8 мррентот

Bitino/amiK ищ тама 9ы

дрес 8 регистр Ю

За песета 8 регистр 1 ЛноАУЗ си/фоно 3 Коррекци  8 корректоре S

Выполнение мукро о юнды

Есть овиночиа  (Лаи5ка

Claims (2)

1 .’МИКРОПРОГРАММНОЕ УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ КАНАЛАМИ ЭВМ, содержащее регистр микрокоманд, память микропрограмм, генератор синдромов, блок дешифрации, корректор одиночной .ошибки, блок формирования, естественного адреса, блок формирования фиксированного адреса, узел синхронизации, узел фиксации запросЬв, регистр адреса, регистр возврата, элемент 2И-ИЛИ и мультиплексор условия, выход которого подключен к первому входу блока формирования естественного адреса, первый и второй выходы которого подключены соответственно к первым входам регистра адреса и регистра возврата, выходы которых подключены соответственно к первому и второму входам элемента 2И-ИЛИ, выход которого подключен к входу памяти микропрограмм, выход которой подключен к первому входу регистра микрокоманд, первый выход которого через информационные шины подключен к первым входам генератора синдромов и корректора одиночной ошибки, а второй выход через контрольные шины - к второму входу генератора синдромов, первый, второй и третий выходы которого подключены соответственно к первому, второму и третьему входам блока дешифрации. выход которого подключен к второму входу корректора одиночной ошибки, выход которого является выходной информационной шиной устройства и подключен к первому входу блокировки узла синхронизации и первому вхо ду мультиплексора условия и второму входу блока формирования естественного адреса, третий-вход которого и первый вход блока формирования фиксированного адреса подключены к первому выходу узла фиксации запро- > сов, первый и второй входы, второй и третий выходы которого подключены соответственно к выходным шинам за просов первого и второго каналов и входным шинам признаков этих каналов, выходные шины условия первого и второго каналов подключены к вторым входам мультиплексора условия и блока формирования фиксированного адреса, выход которого подключен к второму входу регистра адреса, выход Ξ узла синхронизации подключен к второму входу регистра микрокоманд и третьим входам генератора синдромов и узла фиксации запросов, вход синхроимпульсов узла синхронизации'подключен к выходным шинам синхронизации первого и второго каналов, о тлич а ю щ е е с я тем, что, с целью увеличения быстродействия и упрощения устройства, оно содержит формирователь адреса теста и элемент ИЛИ-HE, выход которого подключен к второму входу блокировки узла синхронизации, а первый и второй входы элемента ИЛИ-HE подключены соответственно к четвертому и пятому выхо дам генератора синдромов, пятый вы- ход которого подключен также к первому входу формирователя адреса теста, второй и третий входы которого подключены к выходным шинам призна ков первого и второго каналов, а 'четвертый.и пятый входы - к четвер тому и пятому выходам узла фиксаций запросов, шестой и седьмой входы формирователя адреса теста подключены соответственно к выходу корректора одиночной ошибки и выходу узла синхронизации, первый и второй выходы формирователя адреса теста подключены соответственно к третьим входам мультиплексора условия и блока формирования фиксированного адреса, третий выход формирователя адресата подключен к четвертому входу узла запросов и третьему и четверто-, му входам элемента 2Й-ИЛИ.

2. Устройство по п. 1,о т л ичающееся тем; что формирователь адреса теста содержит триггер, два элемента ИЛИ и три элемента Й, выходы которых являются соответственно первым, вторым и третьим выходами формирователя, первый вход первого элемента И является первым ' входом формирователя, и второй вход соединен с первым выходом триггера, первый вход которого является седьмым входом формирователя, а второй вход соединен с выходом первого эле· мента ИЛИ, входы которого являются соответственно вторым и третьим входами формирователя, четвертый и пятый входы которого соединены с первыми, вторыми входами второго элемента ИЛИ и первым и вторым инверсными входами третьего элемента И, третий и четвертый входы которого соединены соответственно с вторым выходом триггера и шестым входом формирователя, соединенным также с первым входом второго элемента И, второй и третий входы которого соединены соответственно с выходом второго элемента ИЛИ и вторым выходом триггера..