SU1066040A2 - Устройство дл передачи сигналов - Google Patents

Устройство дл передачи сигналов Download PDF

Info

Publication number
SU1066040A2
SU1066040A2 SU823458664A SU3458664A SU1066040A2 SU 1066040 A2 SU1066040 A2 SU 1066040A2 SU 823458664 A SU823458664 A SU 823458664A SU 3458664 A SU3458664 A SU 3458664A SU 1066040 A2 SU1066040 A2 SU 1066040A2
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
inverter
trigger
binary signal
Prior art date
Application number
SU823458664A
Other languages
English (en)
Inventor
Евгений Александрович Гурвиц
Валентина Юрьевна Олещук
Игорь Иванович Левадный
Владимир Федорович Худов
Original Assignee
Предприятие П/Я М-5728
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5728 filed Critical Предприятие П/Я М-5728
Priority to SU823458664A priority Critical patent/SU1066040A2/ru
Application granted granted Critical
Publication of SU1066040A2 publication Critical patent/SU1066040A2/ru

Links

Landscapes

  • Dc Digital Transmission (AREA)

Description

05
а: Изобретение относитс  к электросв зи . ПсГ основному авт. св. 924889 известно устройство дл  передачи сиг налов, содержаицее последовательно соединенные синхронизатор и преобра зователь бинарных сигналов, а также выходной согласующий блок, последовательно соединенные блок согласовани  и фильтр, выход которого подключе н к входу выходного согласующего блока, а выход преобразовател  бинарных сигналов подключен к входу блока согласовани . Однако известное устройство харак теризуетс  недостаточной надежностью за счет большого количества элементов . Цель изобретени  - повышение надежности за счет упрощени  устройства . Поставленна  цель достигаетс  тем что в устройстве дл  передачи сигналов , содержащем последовательно соединенные синхрогенератор и преобразователь бинарных сигналов, а также выходной согласующий блок, последовательно соединенные блок согласовани  и фильтр да выход которого подключен к входу выходного согласующего блока, а выход преобразовател  бинарных сигналов подключен к входу блока согласовани , преобразователь бинарных сигналов содержит последова тельно соединенные первый инвертор, сумматор по модулю два, первый триггер и первый элемент И, последовательно соединенные второй элемент И первый элемент ИЛИ, второй, трет«й триггеры и второй инвертор, выход которого соединен с вторь входом первого и элемента И, третий вход которого соединен с выходом первого инвертора, вход которого соединен с первым входом третьего элемента И и  вл етс  входом преобразовател  бинарных сигналов, выход первого триггера соединен с другим входом сумматора по модулю два, выход которого соединен с первым входом второго элемента И, второй вход которого  вл етс  входом устройства и вторым входом третьего элемента И, третий вход которого через третий инвертор соединен с выходом второго элемента И, второй вход которого соединен с выходом первого элемента И, выход третьего триггера соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом тре тьего элемента И, выход второго элемента ИЛИ  вл етс  выходом преобразовател  бинарных сигналов. На фиг. 1 изображена структурна  электрическа  схема предлагаемого устройства; на фиг. 2 -. временные диаграммы, по сн ющие его работу. Устройство содержит преобразователь 1 бинарных сигналов, синхрогенератор 2, блок 3 согласовани , фильтр 4, выходной согласующий блок 5, преобразователь 1 содержит инвертор б, сумматор 7 по модулю два, триггер 8, элемент И 9, инвертор 10, элемент И 11j элемент ИЛИ 12, триггеры 13 и 14; инвертор 15, элемент И 16, элемент ИЛИ 17. Устройство работает следующим образом . , С выхода источника информации случайна  последовательность бинарных сигналов фиг. 2 а поступает на вход элемента И 11, на второй вход которого с выхода сумматора 7 поступает частота ((фиг. 2 вЗНа выходе элемента И 11 имеем сигнал вида ОХ (фиг. 2 е, где Х, и Х - импульсы с длительностью, равной половине длит.ельности информационтлх символов и с амплитудой, равной соответственно амплитуде первого и второгб информационных символов, поступающих из источника. На второй вход вход преобразовател  1 из синхрогегератора 2 поступает тактова  частота f. (фиг. 2 б), соответствующа  длительности информационных символов источника. При работе инвертора 6, сумматора 7 и триггера 8 на выходе инвертора 6 имеем частоту f, на выходе узла 7 имеем частоту f,2, а на выходе узла f /2 (фиг.. 2 г) Посре; ством элемента и 16 производим стробирование каждого третьего инвертированного импульса на четырех, по вл ющихс  на выходе элемента И 11, т.е. Х, а посредством элемента И 9 стробирование каждого четвертого инвертированного импульса (фиг. 2 д). поступаквдего с выхода триггера 14, т.е. ОООХ ОООХз. Таким образом, на выходе триггера 13 будет последовательность символов фиг. 2 в) на его выходе OOOX XnX/i .. . фиг. С2 и). На выходе элемента И 16 получим последовательность символов ООХ , ,,: (4риг. 2 ж) . Следовательно, на выходе элемента ИЛИ 17 полуадм последовательность символов ООХ. , Xi XjX/jXj (фиг. 2 к), т.е. начина  с третьего символа на выходе элемента ИЛИ. 17 получим последовательность двукратных бии1 ульсных циклических сигналов. Выходные сигналы преобразовател  1 бинарных сигналов через блок 3 поступают на вход фильтра 4 и далее через выходной согласующий блок 5, служащий дл  согласовани  с кабелем, на выход устройства передачи сигналов. Таким образом,в предлагаемом устройстве за счет упрощени  преобразовател  бинар1ных сигналов увеличиваетс  надежность.
Риг г

Claims (1)

  1. УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ СИГНАЛОВ.ПО авт. св. № 924889, о тличающееся тем, что, с целью повышения надежности за счет упрощения устройства, преобразователь бинарных сигналов содержит последовательно соединенные первый инвертор, сумматор по модулю два, первый триггер и первый элемент И, последовательно соединенные второй элемент И, первый элемент ИЛИ, второй, третий триггеры и второй инвертор, выход которого соединен с вто рым входом первого элемента И, третий вход которого соединен с выходом .первого инвертора, вход которого со.единен с первым входом третьего элемента И и является входом преобразователя бинарных сигналов, выход первого’ триггера соединен с другим входом сумматора по модулю два, выход которого соединен с первым входом второго элемента И, второй вход которого является входом устройства,, и вторь®! входом третьего элемента И, третий вход которого через третий инвертор соединен с выходом второго элемента И, второй вход которого соединен с выходом первого элемента И, выход третьего триггера соединен § входом второго элемента с первым
    ЦЛИ, второй вход которого соединен с выходом третьего элемента И, выход второго элемента ИЛИ является выходе, преобразователя бинарных сигналов.
    J
    1ом|
SU823458664A 1982-06-29 1982-06-29 Устройство дл передачи сигналов SU1066040A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823458664A SU1066040A2 (ru) 1982-06-29 1982-06-29 Устройство дл передачи сигналов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823458664A SU1066040A2 (ru) 1982-06-29 1982-06-29 Устройство дл передачи сигналов

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU924889 Addition

Publications (1)

Publication Number Publication Date
SU1066040A2 true SU1066040A2 (ru) 1984-01-07

Family

ID=21018567

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823458664A SU1066040A2 (ru) 1982-06-29 1982-06-29 Устройство дл передачи сигналов

Country Status (1)

Country Link
SU (1) SU1066040A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Автезрское свидетельство СССР 924889, кл, И 04L 3/02, 26.09.80. *

Similar Documents

Publication Publication Date Title
SU1066040A2 (ru) Устройство дл передачи сигналов
SU598226A1 (ru) Устройство дл синхронизации контрольного и эталонного цифровых сигналов
RU2022332C1 (ru) Генератор дискретных ортогональных сигналов
RU1800633C (ru) Устройство дл формировани биимпульсного сигнала
SU1120396A1 (ru) Устройство кодировани цифровой информации способом модифицированной частотной модул ции
SU708527A1 (ru) Преобразователь двоичной последовательности в дуобинарную
SU758533A1 (ru) Импульсна система передачи двоичных сигналов
SU1163478A1 (ru) Преобразователь двоичного кода в биимпульсный
SU1256088A1 (ru) Устройство дл цифровой магнитной записи
SU1287216A1 (ru) Способ передачи дискретных сигналов
SU1325707A1 (ru) Преобразователь кода
SU1288928A1 (ru) Устройство дл передачи фазоманипулированного сигнала
SU1649676A1 (ru) Преобразователь кодов
SU417914A1 (ru)
SU839037A1 (ru) Селектор импульсов по длитель-НОСТи
SU542991A2 (ru) Устройство цикловой синхронизации
JPS5841703B2 (ja) 走査方式
SU750555A1 (ru) Устройство дл формировани сигналов кодировани участков магнитной ленты
SU965004A1 (ru) Устройство приема сигналов фазового пуска
SU1058081A1 (ru) Устройство синхронизации последовательности импульсов
SU1190533A1 (ru) Устройство дл передачи дискретной информации
SU1064437A2 (ru) Генератор псевдослучайных последовательностей импульсов
SU828410A1 (ru) Кодирующее устройство
SU525993A1 (ru) Устройство дл передачи информации
SU765970A1 (ru) Четырехтактный распределитель импульсов дл управлени шаговым двигателем